[发明专利]一种相位插值器电路及其提升线性度的方法

说明书

本发明公开了一种相位插值器电路及其提升线性度的方法，相位插值器电路包括N个相位插值器单元，N≥2；相位插值器单元包括：差分开关管电路、电流控制电路、偏置电流电路，差分开关管电路包括第一开关管和第二开关管；第一开关管与时钟信号输入端、负信号输出端、电流控制电路相连接；第二开关管与时钟信号输入端、正信号输出端、电流控制电路相连接；电流控制电路与控制信号输入端、差分开关管电路、偏置电流电路连接；偏置电流电路与参考信号输入端、电流控制电路、地连接。

技术领域

本发明涉及一种相位插值器电路，尤其涉及一种相位插值器电路及其提升线性度的方法。

背景技术

相位插值器(PI，Phase Interpolator)电路在高速数模混合电路(如锁相环(PLL，Phase Locked Loop)电路、时钟数据恢复(CDR，Clock Data Recovery)电路等)中被广泛应。随着工作速度的不断提高，对相位插值器电路的精度要求也不断提高。普通相位插值器电路输出时钟的相位的积分非线性(INL，Integral Nonlinearity)、差分非线性(DNL，Differential Nonlinearity)往往会大于1最低有效位(LSB，Least Significant Bit)，影响相位插值器电路的后级电路的正常工作。如何减小相位插值器电路输出相位的INL和DNL是亟需解决的问题。

发明内容

为解决上述技术问题，本发明实施例提供了一种相位插值器电路及其提升线性度的方法。

本发明实施例提供的相位插值器电路，包括N个相位插值器单元，N≥2；所述相位插值器单元包括：差分开关管电路、电流控制电路、偏置电流电路，其中，

所述差分开关管电路包括第一开关管和第二开关管；所述第一开关管通过自身的第一端口与时钟信号输入端连接，通过自身的第二端口与负信号输出端相连接，并通过自身的第三端口与所述电流控制电路相连接；所述第二开关管通过自身的第一端口与时钟信号输入端连接，通过自身的第二端口与正信号输出端相连接，并通过自身的第三端口与所述电流控制电路相连接；

所述电流控制电路通过自身的第一端口与控制信号输入端连接，通过自身的第二端口与所述差分开关管电路连接，并通过自身的第三端口与所述偏置电流电路连接；

所述偏置电流电路通过自身的第一端口与所述参考信号输入端连接，通过自身的第二端口与所述电流控制电路连接，并通过自身的第三端口与地连接。

本发明实施例中，所述相位插值器单元包括四组差分开关管电路；其中，

第一组差分开关管电路中的第一开关管的第一端口与第一时钟信号输入端连接，第二开关管的第一端口与第二时钟信号输入端连接；

第二组差分开关管电路中的第一开关管的第一端口与第三时钟信号输入端连接，第二开关管的第一端口与第四时钟信号输入端连接；

第三组差分开关管电路中的第一开关管的第一端口与第二时钟信号输入端连接，第二开关管的第一端口与第一时钟信号输入端连接；

第四组差分开关管电路中的第一开关管的第一端口与第四时钟信号输入端连接，第二开关管的第一端口与第三时钟信号输入端连接。

本发明实施例中，所述相位插值器单元包括四组电流控制电路；其中，

第一组电流控制电路的第一端口与第一控制信号输入端连接；

第二组电流控制电路的第一端口与第二控制信号输入端连接；

第三组电流控制电路的第一端口与第三控制信号输入端连接；

第四组电流控制电路的第一端口与第四控制信号输入端连接。