[发明专利]基于嵌入式电容基板的电源噪声抑制装置

说明书

本发明公开了基于嵌入式电容基板的电源噪声抑制装置，涉及PDN设计与测试领域。本发明包括设置于嵌入式电容式基板的VRM供电网络、FPGA芯片、负载模块、电流电压取样模块、三路模拟调理电路和SMA测试接口；嵌入式电容式基板为基于嵌入式电容的基板；电流电压取样模块将电压信号采样获得含噪取样信号和无噪取样信号，将含噪取样信号和无噪取样信号均经信号输出端输出至三路模拟调理电路中对应的采样信号输入端；三路模拟调理电路将采样信号进行两级放大后输出放大信号至SMA测试接口。本发明的基于嵌入式电容的基板能够有效抑制PDN噪声，从而有效节省电路基板的表面面积，三路模拟调理电路能够用于对PDN电流噪声的测量。

技术领域

本发明属于电源分配网络(Power Delivery Network，PDN)设计与测试领域，具体的说是将嵌入式电容用于对PDN噪声的有效抑制以及将三路模拟调理电路用于PDN电流噪声的测量。

背景技术

数字IC进入亚微米/纳米工艺后，高速系统的时钟主频达数GHz，工作电压降低至1V以下，瞬态电流却飙升至50A/ns,引发的PDN噪声严重超标，基于目前业界流行的频域目标阻抗的PDN设计准则进行去耦，将需要少则几十多则上百的去耦电容，占去大量的电路板表面面积，提高PDN设计复杂度。另外数字芯片的供电电压越来越低，所允许的摆幅也越来越小，在加上对噪声更加敏感，基于传统的PDN测量方法直接进行电压电流噪声的测量将引入较大的测量误差。

发明内容

本发明所要达到的技术目的是利用嵌入式电容基板的较小的寄生电感的优势，大量减小高速PDN去耦所需要的分立电容数量从而节省电路板表面面积以及利用三路模拟调理电路能够用于对PDN电流噪声的测量。

为实现上述目的，本发明通过以下技术方案来实现：基于嵌入式电容基板的电源噪声抑制装置，包括设置于嵌入式电容式基板的VRM供电网络、FPGA芯片、负载模块、电流电压取样模块、三路模拟调理电路和SMA测试接口；所述VRM供电网络的第一电压输出端输出供电电压至FPGA芯片的电压输入端，FPGA芯片的I/O口与负载模块相连接，FPGA芯片的电压输出端输出电压信号至电流电压取样模块的电压输入端；电流电压取样模块将电压信号采样获得含噪取样信号和无噪取样信号，将含噪取样信号和无噪取样信号均经信号输出端输出至三路模拟调理电路中对应的采样信号输入端；VRM供电网络的第二电压输出端输出供电电压至三路模拟调理电路的电压输入端；三路模拟调理电路将采样信号进行两级放大后输出放大信号至SMA测试接口。

其中，所述嵌入式电容式基板为基于嵌入式电容的基板，所述嵌入式电容由电源层、介质层和地层组成，介质层位于电源层和地层之间；所述基板包括电源层和地层，电源层和地层之间构成嵌入式电容。

其中，所述介质层由C-ply材料制成。

其中，所述VRM供电网络包括电源稳压器、独立开关和第一至第四供电芯片，电源稳压器用于直接给第一供电芯片供电和通过独立开关给第二至第四供电芯片供电，第一供电芯片用于给三路模拟调理电路供电，第二至第四供电芯片用于给FPGA芯片供电。

其中，所述电源稳压器提供9-12V稳压电源；第一至第四供电芯片分别为5V/3A的LTM4623、1.1V/10A的LTM4649、2.5V/5A的LTM4625和3.3V/5A的LTM4625；FPGA芯片为FPGAStratixIII芯片。