[发明专利]基于嵌入式电容基板的电源噪声抑制装置

权利要求书

1.基于嵌入式电容基板的电源噪声抑制装置，其特征在于：包括设置于嵌入式电容式基板的VRM供电网络、FPGA芯片、负载模块、电流电压取样模块、三路模拟调理电路和SMA测试接口；所述VRM供电网络的第一电压输出端输出供电电压至FPGA芯片的电压输入端，FPGA芯片的I/O口与负载模块相连接，FPGA芯片的电压输出端输出电压信号至电流电压取样模块的电压输入端；电流电压取样模块将电压信号采样获得含噪取样信号和无噪取样信号，将含噪取样信号和无噪取样信号均经信号输出端输出至三路模拟调理电路中对应的采样信号输入端；VRM供电网络的第二电压输出端输出供电电压至三路模拟调理电路的电压输入端；三路模拟调理电路将采样信号进行两级放大后输出放大信号至SMA测试接口。

2.根据权利要求1所述的基于嵌入式电容基板的电源噪声抑制装置，其特征在于：所述嵌入式电容式基板为基于嵌入式电容的基板，所述嵌入式电容由电源层、介质层和地层组成，介质层位于电源层和地层之间；所述基板包括所述电源层和所述地层，所述电源层和所述地层之间构成嵌入式电容。

3.根据权利要求2所述的基于嵌入式电容基板的电源噪声抑制装置，其特征在于：所述介质层由C-ply材料制成。

4.根据权利要求1-3任一所述的基于嵌入式电容基板的电源噪声抑制装置，其特征在于：所述VRM供电网络包括电源稳压器、独立开关和第一至第四供电芯片，电源稳压器用于直接给第一供电芯片供电和通过独立开关给第二至第四供电芯片供电，第一供电芯片用于给三路模拟调理电路供电，第二至第四供电芯片用于给FPGA芯片供电。

5.根据权利要求4所述的基于嵌入式电容基板的电源噪声抑制装置，其特征在于：所述电源稳压器提供9-12V稳压电源；第一至第四供电芯片分别为5V/3A的LTM4623、1.1V/10A的LTM4649、2.5V/5A的LTM4625和3.3V/5A的LTM4625；FPGA芯片为FPGA StratixIII芯片。

6.根据权利要求5所述的基于嵌入式电容基板的电源噪声抑制装置，其特征在于：所述三路模拟调理电路包括前级放大电路和后级放大电路，前级放大电路包括第一至第二放大器和第一电阻至第四电阻（R1-R4），后级放大电路包括第三放大器和第五电阻至第九电阻（R5-R9）；第一放大器的正相输入端接收电流电压取样模块输出的含噪电压采样信号（VDD）并与第一SMA测试接口相连接，第二放大器的正相输入端接收电流电压取样模块输出的无噪电压采样信号（VCC），第一放大器的正向输入端和第二放大器的正向输入端之间设有第一电阻（R1），第一放大器的反向输入端和第二放大器的反向输入端之间设有第二电阻（R2），第一放大器的输出端与第二电阻（R2）的一端之间设有第三电阻（R3），第二放大器的输出端与第二电阻（R2）的另一端之间设有第四电阻（R4）；第一放大器的输出端与第三放大器的反向输入端之间设有第六电阻（R6），第二放大器的输出端与第三放大器的正向输入端之间设有第五电阻（R5），第七电阻（R7）一端接地，另一端连接在第五电阻（R5）和第三放大器的正向输入端之间；第八电阻（R8）的一端连接在第六电阻（R6）和第三放大器的反向输入端之间，另一端连接在第三放大器的输出端与第九电阻（R9）的一端之间；第九电阻（R9）的另一端与第二SMA测试接口相连接；第一至第三放大器的电源端均用于接收第一供电芯片输出的电压。

7.根据权利要求6所述的基于嵌入式电容基板的电源噪声抑制装置，其特征在于：所述第一至第三放大器均为OPA695ID，第九电阻（R9）的阻值为50 Ohm。