[发明专利]高耐压半导体分立器件芯片二次腐蚀台面工艺

说明书

一种高耐压半导体分立器件芯片二次腐蚀台面工艺，其步骤如下：在表面具有氧化层的硅片表面进行一次腐蚀，一次腐蚀深度为75～85μm；经一次腐蚀V型槽的硅片，经过光刻掩膜，再对一次腐蚀V型槽进行二次腐蚀，二次腐蚀深度为7～10μm，且二次腐蚀台面宽度大于一次腐蚀台面宽度；两次台面腐蚀结束之后，进行玻璃钝化。经过二次腐蚀台面，去除了因硅与二氧化硅腐蚀速率不同而在硅片接近表面处造成的小角度台阶,槽内填充玻璃粉熔凝钝化工艺在硅片表面与V型槽台面衔接处形成物理缓冲区，加大玻璃粉与腐蚀台面的接触面积，增加接触能力，提高介电强度，减小表面漏电，从而保证了高耐压半导体分立器件芯片优良的高温、高压性能和高可靠性。

技术领域

本发明涉及一种高耐压半导体分立器件芯片二次腐蚀台面工艺。

本发明涉及一种半导体器件的加工方法，尤其涉及一种高耐压半导体分立器件芯片二次腐蚀台面工艺。

背景技术

传统的台面半导体分立器件芯片多采用一次腐蚀V型槽工艺，腐蚀深度一般为80～90μm。由于二氧化硅与硅的腐蚀速率不同，腐蚀过程中在二氧化硅与硅界面形成小角度台阶，影响后续玻璃粉对V型槽的填充效果，V型槽接近硅片表面处不能完全被玻璃粉填满和覆盖，致使在对产品进行电压测试时，V型槽边缘容易产生火花儿，表面漏电增大导致产品击穿电压降低，影响产品可靠性。

发明内容

本发明是要解决现有技术存在的上述问题，提供一种高耐压半导体分立器件芯片二次腐蚀台面工艺，加大玻璃粉与腐蚀台面的接触面积，增加接触能力，提高介电强度，减小表面漏电，从而保证高耐压半导体分立器件芯片优良的高温、高压性能和高可靠性。

本发明的技术解决方案是：

一种高耐压半导体分立器件芯片二次腐蚀台面工艺，其步骤如下：

1、在表面具有氧化层的硅片表面进行一次腐蚀，一次腐蚀深度为75～85μm；

2、经一次腐蚀V型槽的硅片，经过光刻掩膜，再对一次腐蚀V型槽进行二次腐蚀，二次腐蚀深度为7～10μm，且二次腐蚀台面宽度大于一次腐蚀台面宽度；

3、两次台面腐蚀结束之后，进行玻璃钝化。

进一步地，所述一次腐蚀的时间为3～4min，二次腐蚀台面的时间为0.5～0.8min。

进一步地，二次腐蚀台面与一次腐蚀台面宽度差为60～80μm。

进一步地，玻璃钝化时采用刀刮法，工艺步骤为：

1、刮粉:用清洁的玻璃棒将适量的玻璃粉浆涂在硅片表面上，用单面刀片与水平方向呈45°均匀刮涂在槽内，反复刮涂15～20次直至槽满为止；然后将硅片放在300～500W的电炉上烘烤3～5min，至玻璃粉干燥呈白色状；

2、低温烧结:将刮粉后的硅片在480～520℃条件下进行低温烧结，烧结时间20－30分钟，烧结过程中通N2做为保护气体；

3、擦粉：将低温烧结后硅片放在清洁平整的玻璃板上，用橡皮擦轻而平地擦净硅片表面上的玻璃粉；

4、高温烧结：将擦粉后硅片在720～880℃条件下进行高温烧结，烧结时间15－20分钟，烧结过程中通N2或者O2做为保护气体；

5、重复上述过程二遍－三遍。

本发明的有益效果是：经过二次腐蚀台面，去除了因硅与二氧化硅腐蚀速率不同而在硅片接近表面处造成的小角度台阶,槽内填充玻璃粉熔凝钝化工艺在硅片表面与V型槽台面衔接处形成物理缓冲区，加大玻璃粉与腐蚀台面的接触面积，增加接触能力，提高介电强度，减小表面漏电，从而保证了高耐压半导体分立器件芯片优良的高温、高压性能和高可靠性。

附图说明

图1是硅片一次腐蚀台面结构示意图；