[发明专利]一种近阈值区稳定工作的全对称在线监测单元与控制电路

说明书

技术领域

本发明涉及集成电路设计低功耗技术领域，尤其是基于在线时序监测的自适应电压频率调节技术领域。

背景技术

随着集成电路技术的飞速发展，先进制造工艺步入纳米时代，SoC（System on Chip）芯片的功能越来越强大，高性能和低功耗始终是两大追求目标，而这两个指标又是互相牵制的，单纯追求低功耗会导致性能的巨大恶化。研究发现，先进工艺下电路的最低能耗点一般处于亚阈值区，而电路的最高能效则处于近阈值区，电源电压从常压区（又称超阈值区，STC）下降到近阈值直至亚阈值时，电路延时持续增加，至近阈值和亚阈值区时呈现指数下降，而能效则呈现先增后减的趋势，其中近阈值区能效最好。

然而，近阈值SoC电路目前仍然存在重要的未解决问题：在常规电压区，由于工艺尺寸的持续缩小引发的PVT（Process, Voltage, Temperature）偏差问题，导致传统的VLSI设计中需要预留一定的时序余量以满足最坏情况下的时序约束。然而，进入近阈值电压区，PVT偏差对电路延时的影响更大，导致实际电路除了由于电压下降本身带来的性能降低（一般为常规电压的1/10）外，路径延时的偏差也成倍增加。从而在近阈值的设计中需要预留较传统设计更大的时序余量来应对近阈值下的时序偏差问题，而这些时序余量会导致电路的工作电压或频率过于保守，甚至抵消近阈值区由于电压降低带来的能效收益。

在线监测技术可以利用片上监控单元监测关键路径时序，并实时调节芯片的电压、频率，成为攻克传统集成电路设计中时序余量过大问题的有力手段。在线时序监测技术主要可以分为出错改错型和时序预测型两类。其中，时序错误预测型监测单元由于不需要额外增加系统级的恢复机制而具有优势，通过在关键的数据路径上人为的添加额外的延迟，来预测电路可能的时序紧张，从而可以提前进行电压、频率调节，防止真正出错引入的恢复开销。

由于低电压下延时变化受到各种偏差的影响更大，普通的在线监测单元面临着无法覆盖住偏差的问题。此外，由于低电压下各种更大的偏差导致监测单元的监测窗口需要预留得更大，这样会使普通的监测单元在设计时会加入更多的延时单元来确保监测窗口足够大，这就会导致更多的面积和功耗开销，从而降低在线时序监测技术的收益。此外，由于预测型在线监测单元需要保证系统功能的正确，因此当在线监测单元发出预警信号后，需要尽可能快地采取措施，防止系统功能真正出错，这就要求监测单元的响应速度快、延时尽可能地小，同时要求监测单元本身在近阈值区能够稳定工作。因此，设计更小面积、更低功耗、更小延时、近阈值区稳定工作的在线监测单元十分必要。

发明内容

发明目的：针对上述近阈值区工作的超大规模集成电路的在线时序监测系统中监测单元存在的问题和不足，本发明的目的是设计一种在近阈值区能够有效监测电路时序的监测单元，相比普通监测单元，它在近阈值区能够稳定工作，且其面积更小，功耗更低，延时更小。为此本发明还针对此在线监测单元提供了一套控制电路，从而更加有效的实现在线时序监测及相应的电压调节。

技术方案

为了实现上述发明目的，本发明设计了一种近阈值区稳定工作的全对称在线监测单元与控制电路。监测单元的作用是监测关键路径末端寄存器的数据传输情况，当电路时序紧张时，数据会在靠近时钟上升沿时才到达，甚至在上升沿之后到达而引发时序错误，通过监测关键路径末端寄存器在时钟高电平期间的数据跳变情况来确定电路的时序是否紧张，当在时钟高电平期间数据发生跳变，监测单元发出的预警信号为高电平。该在线监测单元相比于传统监测单元，设计了一种数据跳变监测器，将原时序路径末端的寄存器替换成锁存器，由其控制电路实现监测单元预警信号的处理和控制。

所述的在线监测单元的输入信号为系统工作时钟信号和数据输入信号。输出信号为数据输出信号和预警信号，数据输入信号连接到锁存器的数据输入端和数据跳变监测器的数据输入端1，时钟信号连接到锁存器和数据跳变监测器的时钟输入端，将锁存器内部的数据输入信号的非信号引出连接到数据跳变监测器的数据输入端2，锁存器的输出为数据输出信号，数据跳变监测器的输出为预警信号；