[发明专利]一种半导体器件及其制造方法

说明书

本发明提供一种半导体器件及其制造方法，包括：提供半导体衬底，所述半导体衬底包括NMOS区域；执行刻蚀，以在所述NMOS区域的源漏区中形成沟槽；沉积半导体材料层，以填充所述沟槽；将所述半导体材料层转化为具有应力的接触孔刻蚀停止层。本发明提供的半导体器件的制造方法在NMOS器件的沟道中产生拉应力，增大了电荷迁移率，提升了器件的性能。

技术领域

本发明涉及半导体技术领域，具体而言涉及一种半导体器件及其制造方法。

背景技术

随着半导体技术的发展，半导体器件的特征尺寸不断减小。各种CMOS技术发展都在寻求不显著增加半导体器件漏电流的前提下，提高器件开态导通电流、提高器件速度的方法。其中，应力技术是改变硅衬底半导体器件沟道应力、提高载流子在导电沟道中迁移率，从而提高器件性能的有效方法。现有的应力技术主要有硅化物诱导的应力；浅沟槽隔离诱导的应力；源漏极中引入嵌入式锗硅结构引起的应力和由应力衬垫层诱导的应力记忆等技术。

现有技术中，在半导体衬底表面形成多晶硅层，并将其转化为金属硅化物层作为接触孔刻蚀停止层(CESL)。接触孔刻蚀停止层可以对衬底产生应力，然而，如果在PMOS晶体管和NMOS晶体管区域引入同一类型的应力，例如都引入拉应力，则与PMOS晶体管所需要的压应力相反，拉应力传导至PMOS晶体管区的沟道中，会降低该区域的电荷载流子迁移率，进而降低了PMOS晶体管的运转速度；而如果都引入压应力，则与NMOS晶体管所需要的拉应力相反，压应力传导至NMOS晶体管区的沟道中，会降低该区域的电荷载流子迁移率，进而降低了NMOS晶体管的运转速度。

因此，有必要提出一种新的半导体器件的制造方法，以解决上述技术问题。

发明内容

在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。

针对现有技术的不足，本发明提供一种半导体器件的制造方法，所述方法包括：

提供半导体衬底，所述半导体衬底包括NMOS区域；

执行刻蚀，以在所述NMOS区域的源漏区中形成沟槽；

沉积半导体材料层，以填充所述沟槽；

将所述半导体材料层转化为具有应力的接触孔刻蚀停止层。

示例性地，所述接触孔刻蚀停止层为金属硅化物层。

示例性地，形成所述金属硅化物层的方法包括：

沉积覆盖所述半导体材料层的金属层；

执行热退火，以将所述半导体材料层转化为金属硅化物层；

去除未反应的金属层。

示例性地，所述金属硅化物层为CoSi层。

示例性地，所述应力为拉应力。

示例性地，所述半导体材料层为多晶硅层。

示例性地，所述刻蚀方法为各向异性刻蚀。

本发明还提供一种半导体器件，包括：

半导体衬底，所述半导体衬底包括NMOS区域；以及

形成于所述NMOS区域源漏区中的沟槽，所述沟槽中填充有具有应力的接触孔刻蚀停止层。

示例性地，所述接触孔刻蚀停止层为金属硅化物层。

示例性地，所述金属硅化物层为CoSi层。

示例性地，所述应力为拉应力。