[发明专利]半导体装置的形成方法

说明书

技术领域

本揭露系有关于一种半导体装置的形成方法，且特别有关于一种低缺陷半导体装置的形成方法。

背景技术

半导体元件被应用在多种电子应用上，例如个人电脑、手机、数位相机，及其他电子设备。半导体元件通常依序沉积绝缘层或介电层，导电层，以及半导体材料层在半导体基板上，再以微影工艺将各材料层图案化以于基板上形成电路元件及单元。

改善半导体结构效能的重要驱动力之一为电路的高端整合，此可藉由于给定的晶片上微型化或缩小元件尺寸来达成。举例来说，鳍式场效电晶体(FinFET)结构及纳米线场效电晶体(nanowire FET)结构用以增加半导体结构的整合密度。然而，虽然现有工艺用以制造鳍式场效电晶体结构及纳米线场效电晶体对于原目的来说已经足够，但当元件继续缩小，其并非在各个面向皆令人满意。

发明内容

一种半导体装置的形成方法，包括：形成鳍结构于基板之上，形成绝缘层于鳍结构周围，移除鳍结构的一部分以于绝缘层形成沟槽，并以半导体材料填充沟槽。回流该半导体材料以形成纳米线结构及位于纳米线结构之下的空腔。

附图说明

以下将配合所附图式详述本揭露之各面向。应注意的是，依据在业界的标准做法，各种特征并未按照比例绘制且仅用以说明例示。事实上，可能任意地放大或缩小元件的尺寸，以清楚地表现出本揭露的特征。

图1A-1P系根据一些实施例绘示出半导体结构的形成方法的各阶段透视图。

图2A-2H系根据一些实施例绘示出半导体结构沿着图1P中的线段A-A’剖面图。

图3A-3D系根据一些实施例绘示出半导体结构的形成方法的各阶段透视图。

图4系根据一些实施例绘示出半导体结构沿着图3D中的线段B-B’剖面图。

图5A-5E系根据一些实施例绘示出半导体结构的形成方法的各阶段透视图。

图6系根据一些实施例绘示出半导体结构沿着图5E中的线段C-C’剖面图。

图7系根据一些实施例绘示出半导体结构的透视图。

图8A系根据一些实施例绘示出半导体结构的透视图。

图8B系根据一些实施例绘示出半导体结构沿着图8A中的线段D-D’剖面图。

图9A-9D系根据一些实施例绘示出半导体结构的形成方法的各阶段透视图。

其中，附图标记说明如下：

100、100a、100b、100c、100d、100e、100f、100g、100h、100’、100”、100”’、200、300～半导体结构

102、202、302～基板

104～氧化层

106～氮化层

108、108”、208、308a、308b、308c～鳍结构

110、310～绝缘层

112、114、116、116”、312、314a、314b、314c、316～沟槽

118、118”、318～半导体材料

119、119’、119”、319～回流后的半导体材料

120、120’、120”、320～退火工艺

122、122’、122”、222、322a、322b、322c～空腔

124～研磨工艺

126、126’、126”、226、326～纳米线结构

127’～纳米线结构延伸部分

128、228～隔离结构

130～虚设栅极结构

132～虚设栅极介电层

134～虚设栅极电极层

136、236～间隔物

138、138’、138”、238～源极/漏极

140、240～材料层

142～栅极沟槽

144～栅极沟槽的延伸部分

146、146a、146b、146c、146d、146e、146f、146g、146h、146’、146”、146”’、246～栅极结构

148、248～栅极介电层

150、250～功函数金属层

152、252～栅极电极层

W₁、W₂～宽度

D₁～深度

H₁、H₂～高度

具体实施方式