[发明专利]一种存储单元的制作方法

说明书

本发明提供一种存储单元的制作方法，属于半导体制造技术领域，包括：提供一定义有栅极预制备区及源漏预制备区的半导体衬底并于半导体衬底表面依次形成一浮栅隧穿氧化层、一浮栅多晶硅层以及一浮栅二氧化硅层；于栅极预制备区上方的浮栅二氧化硅层形成一第一凹槽；去除浮栅二氧化硅层，且于栅极预制备区上方的浮栅多晶硅层形成一第二凹槽；在浮栅多晶硅层上方沉积一ONO层；于ONO层表面形成一控制栅层；去除源漏预制备区上方的控制栅层、ONO层以及浮栅多晶硅层；于源漏预制备区实施离子注入工艺后进行退火处理以形成源漏极。本发明的有益效果：提高浮栅与控制栅的接触面积，提高浮栅与控制栅的耦合率，从而提高存储单元的写入和擦除效率。

技术领域

本发明涉及半导体制造技术领域，尤其涉及一种存储单元的制作方法。

背景技术

闪存的存储单元的控制栅(Control Gate，CG)与浮栅(Floating Gate，FG)的耦合率(coupling ratio)直接影响浮栅型闪存的写入和擦除效率,提高CG到FG的couplingratio对于浮栅型闪存的工作效率至关重要。

随着制造技术的改进，FG的尺寸已减小到亚微米级别，通过隧穿氧化物势垒，电子(或空穴)注入到FG内，存储在FG中的电荷改变了器件的阈值电压，依次方式，存储了数据，CG利用该电容控制FG的电位。FG与CG之间的耦合率与FG和CG之间的重叠面积有关，重叠面积越大，耦合率越大，然而增加重叠面积时会限制缩减单元尺寸的能力，从而阻碍了器件密度的提高。

以现有的闪存的储存单元制作方法为例，现有的做法是在FG做完之后沉积SiO2/SIN/SiO2即ONO介质层,然后在ONO上再沉积CG,利用ONO作为介质形成电容，具体的，利ONO介质层来实现CG到FG的隔离,并且在垂直于FG沟道的方向用CG包裹FG来增大CG到FG的Coupling ratio,从而实现CG对FG更强的控制。

基于目前的工艺流程,要增大CG到FG的coupling ratio，势必要减薄ONO厚度，减薄ONO的同时会降低电荷的存储时间。

发明内容

针对现有技术中存在的问题，本发明提供了一种通过提高浮栅与控制栅之间的耦合率从而提高存储单元的写入和擦出效率的存储单元制作方法。

本发明采用如下技术方案：

一种存储单元的制作方法，所述方法包括：

步骤S1、提供一定义有预设栅极预制备区及源漏预制备区的半导体衬底，并于所述半导体衬底表面依次形成一浮栅隧穿氧化层、一浮栅多晶硅层以及一浮栅二氧化硅层；

步骤S2、于所述栅极预制备区上方的所述浮栅二氧化硅层形成一第一凹槽；

步骤S3、去除所述浮栅二氧化硅层，且于所述浮栅多晶硅层形成一第二凹槽；

步骤S4、在所述浮栅多晶硅层上方沉积一ONO层，使所述ONO层覆盖所述浮栅多晶硅层以及所述第二凹槽的槽壁及槽底；

步骤S5、于所述ONO层表面形成一控制栅层，并使所述控制栅层填充所述第二凹槽；

步骤S6、去除所述源漏预制备区上方的所述控制栅层、所述ONO层以及所述浮栅多晶硅层；

步骤S7、于所述源漏预制备区实施离子注入工艺后进行退火处理以形成源漏极。

优选的，在所述半导体衬底上通过浅槽隔离工艺定义一P阱区，并于所述P阱区中定义形成所述栅极预制备区，以及于所述栅极预制备区两侧定义形成所述源漏预制备区。

优选的，所述步骤S2中通过一刻蚀工艺，形成所述第一凹槽。

优选的，所述步骤S3中通过一刻蚀工艺，利用所述第一凹槽，于去除所述浮栅二氧化硅层的同时，于所述栅极预制备区上方的所述浮栅多晶硅层形成一第二凹槽。