[发明专利]一种存储单元的制作方法有效
申请号: | 201611065246.2 | 申请日: | 2016-11-28 |
公开(公告)号: | CN106783865B | 公开(公告)日: | 2019-02-15 |
发明(设计)人: | 罗清威;周俊 | 申请(专利权)人: | 武汉新芯集成电路制造有限公司 |
主分类号: | H01L27/11517 | 分类号: | H01L27/11517;H01L27/11521;H01L27/11551;H01L27/115 |
代理公司: | 上海申新律师事务所 31272 | 代理人: | 俞涤炯 |
地址: | 430205 湖北*** | 国省代码: | 湖北;42 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 存储 单元 制作方法 | ||
1.一种存储单元的制作方法,其特征在于,所述方法包括:
步骤S1、提供一定义有栅极预制备区及源漏预制备区的半导体衬底,并于所述半导体衬底表面依次形成一浮栅隧穿氧化层、一浮栅多晶硅层以及一浮栅二氧化硅层;
步骤S2、于所述栅极预制备区上方的所述浮栅二氧化硅层形成一第一凹槽;
步骤S3、去除所述浮栅二氧化硅层,且于所述栅极预制备区上方的所述浮栅多晶硅层形成一第二凹槽;
步骤S4、在所述浮栅多晶硅层上方沉积一ONO层,使所述ONO层覆盖所述浮栅多晶硅层表面以及所述第二凹槽的槽壁及槽底;
步骤S5、于所述ONO层表面形成一控制栅层,并使所述控制栅层填充所述第二凹槽;
步骤S6、去除所述源漏预制备区上方的所述控制栅层、所述ONO层以及所述浮栅多晶硅层;
步骤S7、于所述源漏预制备区实施离子注入工艺后进行退火处理以形成源漏极。
2.根据权利要求1所述的制作方法,其特征在于,在所述半导体衬底上通过浅槽隔离工艺定义一P阱区,并于所述P阱区中定义形成所述栅极预制备区,以及于所述栅极预制备区两侧定义形成所述源漏预制备区。
3.根据权利要求1所述的制作方法,其特征在于,所述步骤S2中通过一刻蚀工艺,形成所述第一凹槽。
4.根据权利要求1所述的制作方法,其特征在于,所述步骤S3中通过一刻蚀工艺,利用所述第一凹槽,于去除所述浮栅二氧化硅层的同时,于所述栅极预制备区上方的所述浮栅多晶硅层形成一第二凹槽。
5.根据权利要求1所述的制作方法,其特征在于,所述步骤S6通过一刻蚀工艺,去除所述浮栅多晶硅层、所述ONO层以及所述控制栅层。
6.根据权利要求1所述的制作方法,其特征在于,所述步骤S2包括:
步骤S21、于所述浮栅二氧化硅层上涂布光刻胶层;
步骤S22、图案化所述光刻胶层;
步骤S23、以图案化的所述光刻胶层为掩膜,刻蚀位于所述栅极制备区上方的所述浮栅二氧化硅层以形成所述第一凹槽;
步骤S24、去除所述光刻胶层。
7.根据权利要求6所述的制作方法,其特征在于,所述步骤S23中,采用湿法刻蚀的方式刻蚀所述浮栅二氧化硅层,所述第一凹槽为倒梯形结构。
8.根据权利要求7所述的制作方法,其特征在于,所述步骤S3中,采用干法刻蚀的方式刻蚀所述浮栅多晶硅层,所述第二凹槽为倒梯形结构。
9.根据权利要求8中所述的制作方法,其特征在于,所述步骤S2中的湿法刻蚀和所述步骤S3中的干法刻蚀的刻蚀率相同。
10.根据权利要求1所述的制作方法,其特征在于,所述步骤S5中,采用干法刻蚀的方式刻蚀所述浮栅多晶硅层、所述ONO层以及所述控制栅层。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于武汉新芯集成电路制造有限公司,未经武汉新芯集成电路制造有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201611065246.2/1.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L27-00 由在一个共用衬底内或其上形成的多个半导体或其他固态组件组成的器件
H01L27-01 .只包括有在一公共绝缘衬底上形成的无源薄膜或厚膜元件的器件
H01L27-02 .包括有专门适用于整流、振荡、放大或切换的半导体组件并且至少有一个电位跃变势垒或者表面势垒的;包括至少有一个跃变势垒或者表面势垒的无源集成电路单元的
H01L27-14 . 包括有对红外辐射、光、较短波长的电磁辐射或者微粒子辐射并且专门适用于把这样的辐射能转换为电能的,或适用于通过这样的辐射控制电能的半导体组件的
H01L27-15 .包括专门适用于光发射并且包括至少有一个电位跃变势垒或者表面势垒的半导体组件
H01L27-16 .包括含有或不含有不同材料结点的热电元件的;包括有热磁组件的