[发明专利]半导体器件及其制造方法有效
| 申请号： | 201611042625.X | 申请日： | 2016-11-22 |
| 公开（公告）号： | CN107017205B | 公开（公告）日： | 2020-04-28 |
| 发明（设计）人： | 陈奕升;吴政宪;叶致锴 | 申请（专利权）人： | 台湾积体电路制造股份有限公司 |
| 主分类号： | H01L21/8238 | 分类号： | H01L21/8238;H01L27/092 |
| 代理公司： | 北京德恒律治知识产权代理有限公司 11409 | 代理人： | 章社杲;李伟 |
| 地址： | 中国台*** | 国省代码： | 台湾;71 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 半导体器件 及其 制造 方法 | ||
1.一种制造半导体器件的方法，包括：
在衬底上方形成交替地堆叠在第一方向上的第一半导体层和第二半导体层的堆叠结构；
将所述堆叠结构图案化成鳍结构；
在所述鳍结构上方形成牺牲栅极结构，从而使得所述牺牲栅极结构覆盖所述鳍结构的部分而所述鳍结构的剩余部分保持暴露，所述剩余部分为源极/漏极区域并且所述鳍结构中由所述牺牲栅极结构覆盖的所述部分为沟道区域；
去除所述鳍结构的整个所述源极/漏极区域中的所述第二半导体层，从而使得整个所述源极/漏极区域中的所述第一半导体层暴露并且彼此间隔开；
使所述沟道区域中的所述第二半导体层在垂直于所述第一方向的第二方向上向内朝着所述牺牲栅极结构凹进；
在整个所述源极/漏极区域中的暴露的所述第一半导体层上形成外延源极/漏极结构，从而使得所述外延源极/漏极结构包裹在所述源极/漏极区域中的暴露的所述第一半导体层的每个的周围；
去除所述牺牲栅极结构以暴露所述鳍结构的所述沟道区域；
在去除所述牺牲栅极结构之后，去除所述鳍结构的暴露的所述沟道区域中的所述第二半导体层，从而暴露所述沟道区域中的所述第一半导体层；以及
在所述沟道区域中的暴露的所述第一半导体层周围形成栅极介电层和栅电极层。
2.根据权利要求1所述的方法，还包括：在使所述第二半导体层水平凹进之后，部分地蚀刻所述源极/漏极区域中的暴露的所述第一半导体层。
3.根据权利要求1所述的方法，其中，所述第一半导体层由Si或Si基化合物制成。
4.根据权利要求3所述的方法，其中，所述第二半导体层由SiGe制成。
5.根据权利要求3所述的方法，其中，所述外延源极/漏极结构包括SiP、SiCP和SiC中的至少一个。
6.根据权利要求3所述的方法，其中，所述外延源极/漏极结构包括SiGe或Ge。
7.根据权利要求1所述的方法，还包括：在所述牺牲栅极结构的两个侧壁上形成侧壁间隔件，
其中，在使所述第二半导体层水平凹进之后，所述第二半导体层的至少一个端面位于所述侧壁间隔件的一个的下方。
8.根据权利要求1所述的方法，其中，在去除所述源极/漏极区域中的所述第二半导体层中，通过湿蚀刻去除所述第二半导体层。
9.根据权利要求1所述的方法，在去除暴露的所述沟道区域中的所述第二半导体层中，通过湿蚀刻去除所述第二半导体层。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于台湾积体电路制造股份有限公司，未经台湾积体电路制造股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201611042625.X/1.html，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
