[发明专利]半导体结构的制造方法

说明书

技术领域

本公开涉及具有外延成长结构的半导体结构的制造方法。

背景技术

半导体装置用于各种电子应用中，例如个人电脑、手机、数码相机和其他电子设备。一般而言，通过在半导体基底上方依序地沉积绝缘或介电层、导电层和半导体层的各种材料，以及使用微影技术将各种材料层图案化，在半导体基底上形成电路组件和元件来制造半导体装置。

在半导体结构中增加效能的一个重要的驱动力是较高程度的电路集成，这可通过在指定的芯片上将元件尺寸最小化或缩减来达成。当元件尺寸缩减时，容许误差(tolerance)在制造过程中扮演越来越重要的作用。

然而，尽管现有的半导体制造工艺对于它们预期的目的通常已经足够，但是随着元件尺寸持续地按比例缩减，现有的半导体制造工艺并不是在所有方面都是令人满意的。

发明内容

根据本公开的一些实施例，提供半导体结构的制造方法，此方法包含形成硬掩模结构在基底上，通过硬掩模结构的开口蚀刻基底以形成沟槽，移除硬掩模结构的一部分以扩大开口，以及在沟槽和开口中形成外延成长结构。

根据本公开的另一些实施例，提供半导体结构的制造方法，此方法包含形成具有开口的硬掩模结构在基底上，其中基底由第一半导体材料制成；通过硬掩模结构的开口蚀刻基底，以形成沟槽在基底中；蚀刻硬掩模结构的一部分，以暴露出基底顶面的一部分；以及在沟槽中成长第二半导体材料，以形成外延成长结构，其中外延成长结构包含形成在基底顶面的暴露出来的部分上方的延伸部。

根据本公开的又另一些实施例，提供半导体结构的制造方法，此方法包含形成具有开口的硬掩模结构在基底上；通过实施第一蚀刻工艺，通过硬掩模结构的开口，在基底中形成沟槽；通过实施第二蚀刻工艺，移除硬掩模结构的一部分以扩大开口；以及在沟槽和开口中形成SiGe结构。

附图说明

为了让本公开的各个观点能更明显易懂，以下配合所附附图作详细说明。应该注意，根据工业中的标准范例，各个部件未必按比例绘制。实际上，为了清楚的讨论，各种部件的尺寸可以被任意增大或减小。

图1A-1至图1E-1、图1F、图1G、图1H以及图1I-1是根据一些实施例所绘示的形成半导体结构的各个阶段的透视图。

图1A-2至图1E-2是根据一些实施例，沿着图1A-1至图1E-1中的线A-A’所绘示的形成半导体结构的各个阶段的剖面示意图。

图1I-2是根据一些实施例，沿着图1I-1中的线B-B’所绘示的半导体结构的剖面示意图。

图2A-1至图2C-1是根据一些实施例所绘示的形成半导体结构的各个阶段的透视图。

图2A-2至图2C-2是根据一些实施例，沿着图2A-1至图2C-1中的线C-C’所绘示的形成半导体结构的各个阶段的剖面示意图。

图3A至图3I是根据一些实施例所绘示的半导体结构的剖面示意图。

图4A和图4B是根据一些实施例所绘示的半导体结构的上视图。

附图标记说明：

100a、200、300c、300d、300e、300f、300g、300h、300i、300j、300k、300l、300m～半导体结构；

102～基底；

104～硬掩模结构；

104a’、104b’、104c’、104d’、104e’、104f’、104g’、104h’、104i’、104j’、104k’、104l’、104m’～缩小的硬掩模结构；

106～开口；

106a’、106b’、106c’、106d’、106e’、106f’、106g’、106h’、106i’、106j’、106k’、106l’、106m’～扩大的开口；

108～第一蚀刻工艺；

110～沟槽；

112a、112b～第二蚀刻工艺；

114a、114b、114c、114d、114e、114f、114g、114h、114i、114j、114k、114l、114m～基底的一部分；

116、116a、116b～外延成长结构；

116a’、116b’～剩余的外延成长结构；

118a、118b～顶部；

120a、120b～底部；

121a、121b～延伸部；

122a～差排区；

124a～主动区；

126～研磨工艺；

128～鳍结构；