[发明专利]用于抑制噪音的芯片上电磁带隙（EBG）结构

说明书

技术领域

本发明的实施例总体涉及半导体领域，更具体地，涉及电磁带隙(EBG)结构。

背景技术

在过去的几十年中，半导体工艺通过缩小最小特征尺寸已经持续地改进集成电路(IC)的处理能力和功耗。这促进了具有低工作电压和高时钟速率的高速片上系统(SoC)和系统级封装件(SiP)的发展和持续改进。这样的SoC和SiP随着物联网(IoT)和先进的通信系统(诸如第四和第五代无线通信系统)的出现而越来越重要。

发明内容

根据本发明的一个方面，提供了一种集成电路(IC)管芯，包括：电源网格和接地网格，堆叠在覆盖半导体衬底的后道制程(BEOL)区域内；电感器，布置在所述电源网格和所述接地网格的上方，其中，所述电感器包括多个彼此堆叠并且端对端连接的多个电感器段以限定所述电感器的长度；以及电容器，位于所述电源和接地网格下方；其中，所述电容器和所述电感器串联连接，并且，所述电容器和所述电感器的各自的终端分别连接至所述电源网格和所述接地网格。

附图说明

当结合附图进行阅读时，根据下面详细的描述可以最佳地理解本发明的各个实施例。应该注意，根据工业中的标准实践，各个部件没有被按比例绘制。实际上，为了清楚的讨论，各个部件的尺寸可以被任意增加或减少。

图1示出了用于抑制噪音的电磁带隙(EBG)结构的一些实施例的截面图。

图2示出了图1的EBG结构的一些实施例的电路图模型。

图3示出了图1中的用于EBG结构的隔离响应曲线的一些实施例的图。

图4示出了图1的EBG结构的一些更详细的实施例的截面图。

图5示出了图1的EBG结构的一些更详细的实施例的立体图。

图6示出了图5的EBG结构的截面图。

图7A至图7H示出了图1的一个电感器的各种实施例的顶视图。

图8示出了图1的EBG结构的一些更详细的实施例的立体图。

图9示出了图8的电感器的截面图。

图10示出了图1的网结构的一些实施例的顶视图。

图11A和图11B示出了图1的电容器的各种实施例的截面图。

图12示出了包括一个或多个EBG结构的集成电路(IC)的一些实施例的框图。

图13A和图13B分别示出了图12的EBG结构的一些实施例的顶视图和底视图。

图14A、图14B，以及图15至图17示出了EBG结构处于制造的各个阶段处的一些实施例的截面图。

图18示出了用于制造EBG结构的方法的一些实施例的框图。

具体实施方式

本发明提供了许多不同的实施例或实例，用于实现本发明的不同特征。下文中，将描述组件和布置的具体实例，以简化本发明。当然，这些仅是实例并且不意欲限制本发明。例如，在以下描述中，在第二部件上方或上形成第一部件可以包括第一部件和第二部件直接接触的实施例，也可以包括形成在第一部件和第二部件之间的附加部件使得第一部件和第二部件不直接接触的实施例。另外，本发明可以在各个实例中重复参考标号和/或字符。这种重复是为了简化和清楚的目的，并且其本身并不表示所讨论的实施例和/或配置之间的关系。

此外，为了便于描述，本文中可以使用诸如“在…下方”、“在…下面”、“下部”、“在…上面”、“上部”等的空间关系术语，以描述如图中所示的一个元件或部件与另一元件或部件的关系。除了图中所示的方位外，空间关系术语旨在包括器件在使用或操作过程中的不同方位。装置可以以其他方式定位(旋转90度或在其他方位)，并且在本文中使用的空间关系描述符可以同样地作相应地解释。

电源分配网络使用电源和接地面将电源电压和接地电压从集成电路(IC)芯片的引脚分配至IC芯片中的多个器件。在高速系统芯片(SoC)和系统级封装件(SiP)，随着时钟速率的不断增大以及工作电压的不断减小，信号完整性(SI)和电源完整性(PI)对于整体的数据传输速率变得越来越重要。然而，电源平面和接地平面上的电磁干扰(EMI)、电源波动以及地弹噪声(GBN)(亦称，同步开关噪声(SSN))不断劣化SI和PI。PI的劣化可能引起大开关电流在电压和接地平面中流动，这可能劣化IC芯片内的器件的性能和稳定性。