[发明专利]制造半导体装置的天线二极管电路

权利要求书

1.一种被配置为在制造期间释放累积电荷的半导体装置，该半导体装置包含：

在n型阱区及隔离的p型阱区上形成有至少一个晶体管的标准胞元，其中该隔离的p型阱区是浮动的，并且该n型阱区及该隔离的p型阱区是在深n型阱区上形成；

耦合至第一信号线的第一天线胞元，该第一信号线操作性耦合至该标准胞元，该第一天线胞元包含：

在该隔离的p型阱区上形成的第一天线二极管，其中该第一天线二极管的阴极操作性耦合至该第一信号线，并且该第一天线二极管的阳极操作性耦合至该隔离的p型阱区；以及

在该隔离的p型阱区上形成的第二天线二极管，其中该第二天线二极管的阳极操作性耦合至该隔离的p型阱区，并且该第二天线二极管的阴极操作性耦合至接地节点，用于释放该第一信号线上的累积电荷。

2.根据权利要求1所述的半导体装置，其进一步包含操作性耦合至该隔离的p型阱区并操作性耦合至衬底区的衬底接触部，用于释放该第一信号线上的该累积电荷。

3.根据权利要求1所述的半导体装置，其进一步包含耦合至第二信号线的第二天线胞元，该第二信号线操作性耦合至该标准胞元，该第二天线胞元包含：

在该隔离的p型阱区上形成的第三天线二极管，其中该第三天线二极管的阴极操作性耦合至该第二信号线，并且该第三天线二极管的阳极操作性耦合至该隔离的p型阱区；以及

在该隔离的p型阱区上形成的第四天线二极管，其中该第四天线二极管的阳极操作性耦合至该隔离的p型阱区，并且该第四天线二极管的阴极操作性耦合至接地节点，用于释放该第二信号线上的累积电荷。

4.根据权利要求1所述的半导体装置，其中该标准胞元为反相器、与门、与非门、或门、或非门及异或门其中至少一者。

5.根据权利要求1所述的半导体装置，其中该标准胞元耦合至VSS电力线，并且耦合至VDD接地线。

6.根据权利要求1所述的半导体装置，其中所述累积电荷是由于在该半导体装置的一部分上进行半导体制程步骤所形成。

7.根据权利要求1所述的半导体装置，其中该标准胞元是由至少一种FD SOI晶体管所构成，其中该FD SOI晶体管为FD SOI LVT晶体管、FD SOI SLVT晶体管、FD SOI RVT晶体管或FD SOI HVT晶体管其中至少一者。

8.一种被配置为在制造期间释放累积电荷的半导体装置，该半导体装置包含：

在n型阱区及隔离的p型阱区上形成有至少一个晶体管的存储器装置，其中该隔离的p型阱区是浮动的，该n型阱区及该隔离的p型阱区是在深n型阱区上形成，并且该存储器装置操作性耦合至第一信号线；

在该隔离的p型阱区上形成的第一天线二极管，其中该第一天线二极管的阴极操作性耦合至该第一信号线，并且该第一天线二极管的阳极操作性耦合至该隔离的p型阱区；以及

在该隔离的p型阱区上形成的第二天线二极管，其中该第二天线二极管的阳极操作性耦合至该隔离的p型阱区，并且该第二天线二极管的阴极操作性耦合至接地节点，用于释放该第一信号线上的累积电荷。

9.根据权利要求8所述的半导体装置，其进一步包含操作性耦合至该隔离的p型阱区并耦合至衬底区的衬底接触部，用于释放该第一信号线上的该累积电荷。

10.根据权利要求8所述的半导体装置，其进一步包含在该隔离的p型阱区上形成的第三天线二极管，其中该第三天线二极管的阴极操作性耦合至第二信号线，并且该第三天线二极管的阳极操作性耦合至该隔离的p型阱区，用于释放操作性耦合至该存储器装置的该第二信号线上的累积电荷。

11.根据权利要求8所述的半导体装置，其中该第一信号线耦合至该存储器装置的存储胞，并且第二信号线操作性耦合至该存储器装置的存储器控制胞元。