[发明专利]具有低泄漏电流的无结折叠I形栅场效应晶体管

说明书

本发明涉及一种具有低泄漏电流的无结折叠I形栅场效应晶体管，包括SOI晶圆的硅衬底，SOI晶圆的硅衬底上方为SOI晶圆的绝缘层，SOI晶圆的绝缘层上方为单晶硅，单晶硅的表面上附有栅介质绝缘层，栅介质绝缘层表面附有折叠I形栅电极，栅电极紧贴栅介质绝缘层；单晶硅上表面的两端分别为源电极和漏电极，相邻单晶硅之间以及源电极和漏电极之间由绝缘介质层隔离开；将附在单晶硅上表面靠近两端的绝缘介质层刻蚀掉后形成的通孔中注入金属分别生成源电极和漏电极。在保持正向特性几乎不受影响的情况下具有低反向泄漏电流的特性，因而降低了器件的功耗，适合推广应用。

技术领域

本发明属于超大规模集成电路制造领域，具体涉及一种适用于低功耗集成电路制造的具有低泄漏电流的无结折叠I形栅场效应晶体管结构。

背景技术

集成电路的基本单元MOSFET根据摩尔定律的要求，尺寸会变得越来越小，随之而来的不仅仅是在制造工艺上的难度加深，各种不良效应也越发的凸显。一方面，尺寸等比例缩小，沟道越来越短，栅极控制能力的减弱使得器件难以正常工作及关断。另一方面，纳米尺度下形成陡峭的PN结合对热处理工艺要求极高。基于多栅技术的FinFETs结构以及无结型场效应晶体管可有效解决上述问题，目前已被广泛应用。基于多栅技术的FinFETs结构虽然增强了栅极对载流子的静电控制能力，并有效的抑制了短沟道效应，然而解决不了栅漏交叠区和源漏交叠区由于隧道效应所产生的隧穿泄漏电流问题。这是由于FinFETs结构并没有解决隧穿泄漏电流会由于栅电极和源电极之间距离的减小而不断增大的问题。因此基于FinFETs结构的器件会随着尺寸的进一步减小而使得器件的静态功耗持续增加。为解决上述问题，需设计出一种在深纳米尺度下既具有良好栅控能力，又具有低泄漏电流特性的场效应晶体管。

发明内容

发明目的

为保证纳米级短沟道栅控场效应晶体管在保证栅控能力的同时显著降低隧穿泄漏电流，本发明提供一种具有低泄漏电流的无结折叠I形栅场效应晶体管。

技术方案

本发明是通过以下技术方案来实现的：

一种具有低泄漏电流的无结折叠I形栅场效应晶体管，包括SOI晶圆的硅衬底，SOI晶圆的硅衬底上方为SOI晶圆的绝缘层；SOI晶圆绝缘层上方为单晶硅，单晶硅的表面附有栅介质绝缘层，栅介质绝缘层表面附有折叠I形栅电极，栅电极紧贴栅介质绝缘层；单晶硅上表面的两端分别为源电极和漏电极，相邻单晶硅之间以及源电极和漏电极之间由绝缘介质隔离开；将附在单晶硅上表面靠近两端的绝缘介质刻蚀掉后形成的通孔中注入金属分别生成源电极和漏电极。

与普通的栅电极在各位置长度一致的FinFETs器件所不同的是，本发明所提供的一种具有低泄漏电流的无结折叠I形栅场效应晶体管，在平行于SOI晶圆的硅衬底且沿着从源电极至漏电极的直线方向上，折叠I形栅电极位于单晶硅上方部分的长度小于折叠I形栅电极位于单晶硅两侧部分的长度，整个折叠I形栅电极呈现出被折叠的英文大写字母“I”形状，即折叠I形栅电极位于单晶硅上方部分构成字母“I”的中间“竖”的部分，而折叠I形栅电极位于单晶硅两侧部分则分别构成字母“I”的上下两“横”。折叠I形栅电极上下两“横”分别与“竖”的两端所组成的两个垂直端面均呈“凸”字形。这种构造显著增加了栅电极位于单晶硅上方部分与源电极或者漏电极之间的距离，使得隧道效应显著降低，从而有效抑制了隧穿泄漏电流。与此同时，被保留的位于单晶硅上方部分构成字母“I”的中间“竖”的部分，与位于单晶硅两侧构成字母“I”的上下两“横”部分共同构成了本发明所提出的折叠I形栅电极，具有同FinFETs器件相同的栅控能力。

单晶硅和折叠I形栅电极之间通过栅介质绝缘层彼此绝缘；栅介质绝缘层与折叠I形栅电极内侧的形状相适应，栅介质绝缘层亦呈现出两端被折叠的英文大写字母“I”形状，其位于单晶硅上方部分构成字母“I”的中间“竖”的部分，其位于单晶硅两侧部分则分别构成字母“I”的上下两“横”；上下两“横”分别与“竖”的两端所组成的两个垂直端面均呈“凸”字形；其中间凸起的“竖”的部分被架空，下方穿入单晶硅。