[发明专利]用于交错字线方案的SRAM单元

说明书

在一些实施例中，本发明涉及静态随机存取存储器(SRAM)器件。SRAM器件包括多个SRAM单元，被布置为多行和多列，其中，相应的SRAM单元包括相应的互补数据存储节点对以存储相应数据状态。第一对存取晶体管连接至SRAM单元的互补数据存储节点对，并且被配置为选择性地将互补数据存储节点对连接至相应的第一对互补位线。第二对存取晶体管连接至该SRAM单元的该互补数据存储节点对，并且被配置为选择性地将互补数据存储节点对连接至相应的第二对互补位线。

相关申请的引用

本申请要求于2015年10月19日提交的美国临时专利申请第 62/243,225号的优先权。其全部内容通过引用结合于此作为参考。

技术领域

本发明的实施例总体涉及半导体领域，更具体地，涉及SRAM单元。

背景技术

半导体存储器是在基于半导体的集成电路上实现的电子数据存储器件。半导体存储器由许多不同类型和技术制成。半导体存储器具有比其他类型的数据存储技术更快的存取时间。例如，一个字节的数据通常可以在几纳秒内从半导体存储器写入或读取，而诸如硬盘的转动存储器的存取时间在毫秒范围内。由于这些原因，除了其他应用之外，半导体存储器用作计算机存储器的主要存储机构以保存计算机正在运行的数据。

发明内容

根据本发明的一个方面，提供了一种静态随机存取存储(SRAM)单元，所述静态随机存取存储单元根据静态随机存取存储单元布局布置在半导体衬底上，所述SRAM单元布局包括：上单元边缘和下单元边缘以及左单元边缘和右单元边缘，对应于所述半导体衬底上的所述SRAM单元的外周；第一电源轨，平行于所述左单元边缘或所述右单元边缘延伸，并且沿所述左单元边缘或所述右单元边缘设置，其中，所述第一电源轨被配置为连接所述SRAM单元至第一DC电源；第二电源轨，平行于所述第一电源轨并且沿所述SRAM单元的中线延伸，其中，所述第二电源轨等距布置在所述左单元边缘和所述右单元边缘之间，所述第二电源轨被配置为连接所述SRAM单元至第二DC电源，所述第二DC电源不同于所述第一DC电源；以及两条字线，在所述SRAM单元上方平行于所述上单元边缘和所述下单元边缘延伸，并且垂直于所述第一电源轨和所述第二电源轨延伸，其中，所述两条字线的仅有一条连接至所述SRAM单元的相应存取晶体管的栅极。

根据本发明的另一方面，提供了一种静态随机存取存储(SRAM)阵列，所述静态随机存取存储阵列根据SRAM阵列布局而布局在半导体衬底上，所述SRAM阵列布局包括：多个SRAM单元，由相应的SRAM单元外周限制，其中，所述多个SRAM单元被布置为多行和多列，使得相邻的 SRAM单元的外周相互邻接；第一电源轨，沿着第一列SRAM单元垂直地延伸，并且与沿第一列的SRAM单元的右边缘邻接，与沿第二列的SRAM 单元的左边缘邻接，所述第二列邻近所述第一列；以及两条字线，沿SRAM 单元行水平延伸，并且位于所述行的所述SRAM单元外周的上边缘和下边缘之间，其中，所述两条字线的第一字线连接至所述行的偶数列的SRAM 单元的存取晶体管的栅极，所述两条字线的第二字线连接至所述行的奇数列的SRAM单元的存取晶体管的栅极。

根据本发明的又一方面，提供了一种静态随机存取存储器(SRAM)，包括：多个SRAM单元，被布置为多行和多列，其中，相应SRAM单元包括相应的互补数据存储节点对以存储相应的数据状态；第一对存取晶体管，连接至SRAM单元的所述互补数据存储节点对，并且被配置为选择性地将所述互补数据存储节点对分别连接至相应的第一对互补位线；以及第二对存取晶体管，连接至所述SRAM单元的所述互补数据存储节点对，并且被配置为选择性地将所述互补数据存储节点对分别连接至相应的第二对互补位线。

附图说明

在阅读附图时，本发明的各个方面可从下列详细描述获得最深入理解。应当注意，根据工业中的标准实践，各个部件并非按比例绘制。事实上，为了清楚讨论，各个部件的尺寸可以任意增大或减小。