[发明专利]电熔丝结构

说明书

本发明公开一种电熔丝结构，其主要包含一基底以及一堆叠型电容设于基底上。其中堆叠型电容包含：两个或两个以上的下电极设于基底上；一电容介电层设于该多个下电极上；以及一上电极设于电容介电层上。

技术领域

本发明涉及一种电熔丝结构，尤其是涉及一种在存储器元件中利用堆叠型电容所实现的电熔丝结构。

背景技术

随着半导体制作工艺的微小化以及复杂度的提高，半导体元件也变得更容易受各式缺陷或杂质所影响，而单一金属连线、二极管或晶体管等的失效往往即构成整个芯片的缺陷。因此为了解决这个问题，现行技术便会在集成电路中形成一些可熔断的连接线(fusible links)，也就是熔丝(fuse)，以确保集成电路的可利用性。

一般而言，熔丝是连接集成电路中的冗余电路(redundancy circuit)，一旦检测发现部分电路具有缺陷时，这些连接线就可用于修复(repairing)或取代这些有缺陷的电路。另外，目前的熔丝设计更可以提供程序化(programming elements)的功能，以使各种客户可依不同的功能设计来程序化电路。而从操作方式来看，熔丝可大致分为两大类，其一主要通过一激光切割(laser zip)的步骤来切断；另一种则是利用电致迁移(electro-migration)的原理使熔丝出现断路，以达到修补的效果或程序化的功能。此外，半导体元件中的电熔丝可为例如多晶硅电熔丝(poly efuse)、电容反熔丝(capacitor anti-fuse)、扩散电熔丝(diffusion fuse)、接触插塞电熔丝(contact efuse)、接触插塞反熔丝(contactanti-fuse)等等。

发明内容

本发明较佳实施例公开一种电熔丝结构，其主要包含一基底以及一堆叠型电容设于基底上。其中堆叠型电容包含：两个或两个以上的下电极设于基底上；一电容介电层设于该多个下电极上；以及一上电极设于电容介电层上。

本发明又一实施例公开一种半导体元件，其主要包含一第一堆叠型电容设于一基底上的存储器区以及一第二堆叠型电容设于基底上的电熔丝区。其中第一堆叠型电容包含：一第一下电极；一第一电容介电层设于第一下电极上；以及一第一上电极设于第一电容介电层上。第二堆叠型电容则包含：两个或两个以上的第二下电极；一第二电容介电层设于该多个第二下电极上；以及一第二上电极设于第二电容介电层上。

附图说明

图1为本发明较佳实施例的一半导体元件的结构示意图；

图2为本发明较佳实施例的一半导体元件的结构示意图；

图3为本发明较佳实施例的一半导体元件的结构示意图；

图4为本发明一实施例具有八个下电极板的电熔丝结构上视图；

图5为本发明一实施例具有十二个下电极板的电熔丝结构上视图；

图6为本发明一实施例具有十六个下电极板的电熔丝结构上视图。

主要元件符号说明

12 基底 14 存储器区

16 电熔丝区 18 第一堆叠型电容

20 第二堆叠型电容 22 第一下电极

24 第一电容介电层 26 第一上电极

28 第一下电极板 30 第一存储节点

32 第一支撑层 34 第一支撑层