[发明专利]半导体系统

说明书

一种半导体系统可以包括第一半导体器件和第二半导体器件。第一半导体器件可以被配置为输出命令/地址信号。第二半导体器件可以被配置为在刷新操作期间的读取操作中根据命令/地址信号的组合来输出数据。第二半导体器件可以被配置为从数据提取错误信息。第二半导体器件可以被配置为在刷新操作期间的写入操作中使用错误信息来校正数据的错误，以将经校正的数据储存在第二半导体器件中以及将错误信息储存在第二半导体器件中。

相关申请的交叉引用

本申请要求2016年1月5日提交的第10-2016-0001232号韩国专利申请的优先权，其通过引用整体合并于此。

技术领域

本公开的实施例总体而言涉及一种半导体系统，更具体地，涉及一种用于校正数据错误的半导体系统。

背景技术

半导体器件可以被设计和制造成包括用于评估其操作的测试模式功能。即，可以在晶片级或封装级在测试模式下测量半导体器件的各种参数，以及可以根据测试结果来将测试的半导体器件分类为通过芯片或失效芯片。

每个半导体器件可以执行写入操作和读取操作以经由焊盘来接收和输出多个数据，以及可以通过对从焊盘输出的数据的逻辑电平进行感测来评估每个半导体器件。

由于随着制造工艺技术的发展半导体器件变得更加高度集成，因此测试的半导体器件中的失效存储单元的数量已经增加。测试的半导体器件中的失效存储单元的数量的增加可以不仅导致半导体器件的产品良率降低，还导致难以保证半导体器件的大存储容量。因此，在半导体器件中已经广泛采用错误校正码(ECC)电路来解决由失效存储单元引起的数据错误。

附图说明

图1是图示根据本公开的实施例的半导体系统的配置的示例代表的框图。

图2是图示图1的半导体系统中包括的命令处理电路的示例代表的框图。

图3是图示图2的半导体系统中包括的列控制电路的示例代表的框图。

图4是图示图3的列控制电路中包括的错误校正电路的示例代表的框图。

图5是图示图4的错误校正电路中包括的数据中继器(repeater)的示例代表的电路图。

图6是图示根据本公开的实施例的半导体系统的配置的示例代表的框图。

图7是图示图6的半导体系统中包括的命令处理电路的示例代表的框图。

图8是图示图6中所示的半导体系统的列控制电路中包括的错误校正电路的示例代表的框图。

图9是图示图6的半导体系统中包括的错误信息储存电路的示例代表的框图。

图10是图示根据本公开的实施例的半导体系统的操作的示例代表的时序图。

图11是图示根据本公开的实施例的半导体系统的配置的示例代表的框图。

图12是图示采用图1至图11中所示的半导体器件或半导体系统的电子系统的配置的示例代表的框图。

具体实施方式

各种实施例可以针对一种校正数据错误的半导体系统。

根据实施例，一种半导体系统可以包括第一半导体器件和第二半导体器件。第一半导体器件可以输出命令/地址信号。第二半导体器件可以在刷新操作期间的读取操作中根据命令/地址信号的组合来输出数据。第二半导体器件可以从所述数据提取错误信息。第二半导体器件可以在刷新操作期间的写入操作中使用错误信息来校正数据的错误，以将经校正的数据储存在其中以及将错误信息储存在其中。