[发明专利]半导体系统

权利要求书

1.一种半导体系统，包括：

第一半导体器件，被配置为输出命令/地址信号；以及

第二半导体器件，被配置为在刷新操作期间的读取操作中根据命令/地址信号的组合来输出数据，被配置为从数据提取错误信息，以及被配置为在刷新操作期间的写入操作中使用错误信息来校正数据的错误，以将经校正的数据储存在第二半导体器件中以及将错误信息储存在第二半导体器件中，并且

经校正的数据被写回到第二半导体器件的存储区中。

2.如权利要求1所述的系统，其中，错误信息是如下失效存储单元的位置信息：所述失效存储单元具有比正常存储单元的保持时间短的保持时间。

3.如权利要求1所述的系统，其中，写入操作是恢复经校正的数据的操作，经校正的数据通过对在读取操作中输出的错误数据进行校正而获得。

4.如权利要求1所述的系统，其中，第二半导体器件包括：

命令处理电路，被配置为对命令/地址信号进行解码以产生激活信号、写入信号、读取信号、预充电信号和刷新信号，以及被配置为基于刷新信号来产生顺序地计数的刷新地址和校正地址；

地址发生电路，被配置为在读取操作或写入操作中对命令/地址信号进行解码以产生行地址和列地址，以及被配置为在刷新操作中从刷新地址和校正地址产生行地址和列地址；以及

存储区，被配置为在读取操作中提取根据行地址和列地址的组合而选中的存储单元中储存的数据的错误信息，被配置为校正数据的错误以将经校正的数据储存在其中，以及被配置为将错误信息储存在奇偶校验单元中。

5.如权利要求4所述的系统，其中，预充电信号在从刷新信号被使能时的时间点开始的预定时间段之后被使能。

6.如权利要求4所述的系统，其中，命令处理电路包括：

命令解码器，被配置为对命令/地址信号进行解码以产生激活信号、刷新信号、内部预充电信号、内部写入信号和内部读取信号；

延迟设置电路，被配置为延迟刷新信号以产生顺序地使能的刷新读取信号、刷新写入信号和刷新预充电信号；

逻辑电路，被配置为如果内部预充电信号或刷新预充电信号被使能则产生预充电信号，被配置为如果内部写入信号或刷新写入信号被使能则产生写入信号，以及被配置为如果内部读取信号或刷新读取信号被使能则产生读取信号；以及

控制电路，被配置为基于刷新信号来产生顺序地计数的刷新地址和校正地址。

7.如权利要求6所述的系统，其中，延迟设置电路包括：

第一延迟电路，被配置为将刷新信号延迟第一延迟时间，以基于刷新信号来产生刷新读取信号；

第二延迟电路，被配置为将刷新读取信号延迟第二延迟时间，以基于刷新信号来产生刷新写入信号；以及

第三延迟电路，被配置为将刷新写入信号延迟第三延迟时间，以基于刷新信号来产生刷新预充电信号。

8.如权利要求6所述的系统，其中，控制电路包括：

计数信号发生电路，被配置为产生计数信号，计数信号在从刷新信号被使能时的时间点开始的预定时间段之后被使能；

计数器，被配置为基于计数信号来产生计数的刷新地址，以及被配置为产生计数控制信号，如果刷新地址的全部比特位被计数，则计数控制信号被使能；以及

校正地址发生电路，被配置为基于计数控制信号来产生计数的校正地址。

9.如权利要求8所述的系统，其中，校正地址发生电路被配置为基于计数控制信号来产生顺序地计数的校正地址。

10.如权利要求4所述的系统，其中，地址发生电路包括：

行地址发生电路，被配置为基于写入信号和读取信号，对命令/地址信号进行解码以产生行地址或者输出刷新地址作为行地址；以及

列地址发生电路，被配置为基于写入信号和读取信号，对命令/地址信号进行解码以产生列地址或者输出校正地址作为列地址。