[发明专利]超势垒二极管的制备方法和超势垒二极管

说明书

技术领域

本发明涉及半导体芯片制造技术领域，具体而言，涉及一种超势垒二极管的制备方法和一种超势垒二极管。

背景技术

目前，功率二极管是电路系统的关键部件，广泛适用于在高频逆变器、数码产品、发电机、电视机等民用产品和卫星接收装置、导弹及飞机等各种先进武器控制系统和仪器仪表设备的军用场合。功率二极管向着两个重要方向拓展：(1)向几千万乃至上万安培发展，可应用于高温电弧风洞、电阻焊机等场合；(2)反向恢复时间越来越短，呈现向超快、超软、超耐用方向发展，使自身不仅用于整流场合，在各种开关电路中有着不同作用。

通常应用的有普通整流二极管、肖特基二极管、PIN二极管。它们相互比较各有特点:肖特基整流管具有较低的通态压降，较大的漏电流，反向恢复时间几乎为零。而PIN快恢复整流管具有较快的反向恢复时间，但其通态压降很高。为了满足快速开关器件应用配套需要，将肖特基整流管和PIN整流管的优点集于一体，研制出混合二极管，它不仅具有较高的反向阻断电压，反向恢复时间很短，反向恢复峰值电流很小，具有软的反向恢复特性，而降低其通态压降始终是影响肖特基二极管性能的重要研究方向。

因此，如何进一步地降低超势垒二极管的导通压和漏电流成为亟待解决的技术问题。

发明内容

本发明正是基于上述技术问题至少之一，提出了一种超势垒二极管的 制备方案，使得制备的超势垒二极管导通压降小于传统结构的二极管，漏电流水平要远低于传统器件，并且能够简化制造工艺，降低制造成本。

实现上述目的，根据本发明的第一方面的实施例，提供了一种超势垒二极管的制备方法，包括：步骤102，在N型衬底上依次形成N型外延层、场氧化层、P型多晶硅层和绝缘层；步骤104，在绝缘层上形成图形化掩膜层后，对绝缘层进行各向同性刻蚀，以形成绝缘层掩膜结构；步骤106，以绝缘层掩膜结构为掩膜，依次对P型多晶硅层和场氧化层进行各向异性刻蚀，以暴露出用于制作体区的外延层的指定区域；步骤108，在外延层的指定区域形成P型体区；步骤110，在P型体区的边缘形成P-型区域；步骤112，在P-型区域的内侧的外延层中，形成与P-型区域分离的N+型区域和电极，以完成超势垒二极管的制作。

在该技术方案中，通过在形成绝缘层掩膜结构后，形成P-型区域和P型多晶硅结构，并且通过形成N+型区域和电极，避免了采用直接注入方式造成的P-型区域和N+型区域过于接近而导致漏电流较大的问题，也即有效控制了P-型区域和N+型区域的形成区域和离子浓度，使得制备的超势垒二极管同时具备了低导通电压和低反向漏电的特性，提升了超势垒二极管的可靠性。

在上述技术方案中，优选地，在绝缘层上形成图形化掩膜层后，对绝缘层进行各向同性刻蚀，以形成绝缘层掩膜结构，包括以下具体步骤：在绝缘层上形成图形化掩膜层后，对绝缘层采用湿法腐蚀处理，和/或采用各向同性腐蚀气体对绝缘层进行干法腐蚀处理，以形成绝缘层掩膜结构。

在该技术方案中，通过采用湿法腐蚀工艺和/或各向同性干法腐蚀工艺对绝缘层进行刻蚀，使得绝缘层形成凹槽结构，进而对绝缘层下方的P型多晶硅层和场氧化层进行刻蚀时，仍以光刻胶作为掩膜，绝缘层的凹槽结构下方的外延层对应于待制备超势垒二极管的P-型区域，也即以P型多晶硅层和场氧化层作为制备P-型区域的掩膜，可以进一步保证P-型区域的可靠性。

在上述技术方案中，优选地，在外延层的指定区域形成P型体区，包括以下具体步骤：采用第一离子注入工艺在外延层的指定区域形成P型体 区。

在该技术方案中，通过采用第一离子注入工艺在外延层的指定区域形成P型体区，形成了超势垒二极管的沟道区。

在上述技术方案中，优选地，在P型体区的边缘形成P-型区域，包括以下具体步骤：在经过刻蚀的场化层的边缘下方的外延层中，采用第二离子注入工艺形成P-型区域。

在该技术方案中，通过第二离子注入形成P型多晶硅结构和P-型区域，形成了超势垒二极管的阳极离子区域，从而保证了器件的可靠性和稳定性，以场氧化层为掩膜形成P-型区域，有效地控制P-型区域的结深和离子浓度，避免了P-型区域和N+型区域过于接近而导致漏电流过大的问题，同时保证了超势垒二极管的低导通电压的特性。

在上述技术方案中，优选地，第一离子注入工艺的注入能量大于第二离子注入工艺的注入能量。

在该技术方案中，通过设定第一离子注入工艺的注入能量大于第二离子注入工艺的注入能量，形成了可靠性高的P型体区和P-型区域，也即超势垒二极管的沟道区和阳极离子区。