[发明专利]一种半导体器件及其制作方法、电子装置

说明书

本发明提供一种半导体器件及其制作方法、电子装置，该半导体器件包括：半导体衬底，位于所述半导体衬底上的主栅极和位于所述主栅极之下的沟道，以及位于所述主栅极和沟道两侧的源极和漏极，在所述源极和漏极之间还设置有n个子栅极，所述主栅极和所述n个子栅极之间彼此分离，其中，所述主栅极和所述n个子栅极每个均可单独施加不同的电压，以调节施加在所述沟道上的电压，n为大于等于1的整数。该半导体器件可以精确控制饱和电流，方便进行器件调试。该电子装置具有类似的优点。

技术领域

本发明涉及半导体技术领域，具体而言涉及一种半导体器件及其制作方法、电子装置。

背景技术

随着半导体技术的发展和市场的需求，有各种各样的产品采用集成电路制造技术完成。而对于许多新流片(tape out)的产品而言，例如模拟高压器件，精确地饱和源漏电流(Idsat)控制是必要的，这是因为在初始调试阶段，获得精确的饱和源漏电流对于快速响应非常有用。然而，通常在器件第一次出厂之后获得精确的饱和源漏电流是非常困难的，这对于初期阶段的器件调试非常不利。

因此，需要提出一种新的半导体器件及其制作方法，以至少部分解决上述问题。

发明内容

在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。

针对现有技术的不足，本发明提出一种半导体器件及其制作方法，可以实现对饱和电流的精确控制。

本发明一方面提供一种半导体器件，其包括：一种半导体器件，其特征在于，包括：半导体衬底，位于所述半导体衬底上的主栅极和位于所述主栅极之下的沟道，以及位于所述主栅极和沟道两侧的源极和漏极，在所述源极和漏极之间还设置有n个子栅极，所述主栅极和所述n个子栅极之间彼此分离，其中，所述主栅极和所述n个子栅极每个均可单独施加不同的电压，以调节施加在所述沟道上的电压，n为大于等于1的整数。

进一步地，每个所述子栅极沿源极和漏极的方向设置。

进一步地，所述n个子栅极并列布置。

进一步地，所述主栅极包括n个开口，在每所述开口中设置有一个所述子栅极。

进一步地，所述主栅极包括n+1个指状部，在相邻的两个所述指状部之间设置有一个所述子栅极。

进一步地，所述主栅极和所述n个子栅极并列设置。

进一步地，所述主栅极设置在所述沟道的中部区域之上，所述子栅极设置在所述主栅极两侧。

进一步地，所述n为偶数，所述n个子栅极对称分布在所述主栅极两侧。

进一步地，所述半导体器件为NMOS器件或PMOS器件。

本发明提出的半导体器件包括彼此分离的主栅极和n个子栅极，通过控制主栅极101和n个子栅极中施加有电压的栅极数量，便可在沟道上施加不同的电压，在本实施例提出的半导体器件中，有n+1中栅极连接方式，因而使得沟道上施加的电压具有非常大的调节范围，通过在沟通施加不同的电压，可以获得不同的饱和电流，而本实施例提出的半导体器件，由于具有较大的调节范围，因而可以精确地控制器件的饱和电流(Idsat)。

本发明另一方面提供一种半导体器件的制作方法，该制作方法包括下述步骤：提供半导体衬底，在所述半导体衬底上形成栅极材料层和位于所述栅极材料层两侧的源极和漏极；图形化所述栅极材料层，以形成主栅极以及n个与所述主栅极彼此分离的子栅极；形成所述主栅极、n个子栅极、源极和漏极的接触，其中，所述主栅极和所述n个子栅极每个均可单独施加不同的电压，以调节施加在所述沟道上的电压，n为大于等于1的整数。

进一步地，每个所述子栅极沿源极和漏极的方向设置。