[发明专利]晶体管及形成方法

说明书

技术领域

本发明涉及半导体制造领域，特别涉及一种晶体管及形成方法。

背景技术

随着集成电路向超大规模集成电路发展，集成电路内部的电路密度越来越大，所包含的元器件数量也越来越多，元器件的尺寸也随之减小。随着半导体结构尺寸的减小，半导体结构中器件的沟道随之缩短。由于沟道缩短，缓变沟道近似不再成立，而凸显出各种不利的物理效应，这使得器件性能和可靠性发生退化，限制了器件尺寸的进一步缩小。

随着器件制造工艺的进步，器件尺寸的缩小，半导体器件的工作电压越来越低。传统MOS结构的器件的亚阈值摆幅不能低于60mV/dec。亚阈值摆幅的最低值限制了传统CMOS器件的最低工作电压。

为了进一步降低CMOS器件的最低工作电压，现有技术发展了多种新型器件以突破亚阈值摆幅的限制，其中一种就是隧穿晶体管(Tunneling FET,TFET)。隧穿晶体管是基于量子隧道效应，以隧道效应电流为主要电流分量的晶体管结构。在一定电压范围内，隧穿晶体管的亚阈值可以低至15mV/dec，具有速度快、工作效率高等特点。

但是现有技术中晶体管源区和漏区的形成工艺限制较大，影响了所形成隧穿晶体管性能的提高。

发明内容

本发明解决的问题是提供一种晶体管及形成方法，以提高隧穿晶体管的性能。

为解决上述问题，本发明提供一种晶体管的形成方法，包括：

提供衬底，所述衬底表面具有鳍部；形成位于所述鳍部表面的栅极结构，所述栅极结构横跨所述鳍部，覆盖所述鳍部顶部和侧壁的部分表面；在所述栅极结构一侧的鳍部内形成第一掺杂层，所述第一掺杂层的材料为第一半导 体材料，所述第一掺杂层内具有第一掺杂离子；形成第一掺杂层之后，在所述栅极结构另一侧的鳍部内形成第二掺杂层，所述第二掺杂层的材料为第二半导体材料，所述第二掺杂层内具有第二掺杂离子，所述第二掺杂离子与所述第一掺杂离子的类型不同。

可选的，形成所述第一掺杂层的步骤包括：在所述栅极结构一侧的鳍部内形成第一开口；向所述第一开口内填充第一半导体材料形成第一半导体层；在所述第一半导体层内掺杂第一掺杂离子，形成第一掺杂层；形成所述第二掺杂层的步骤包括：在所述栅极结构另一侧的鳍部内形成第二开口；向所述第二开口内填充第二半导体材料形成第二半导体层；在所述第二半导体层内掺杂第二掺杂离子，形成第二掺杂层。

可选的，形成所述第一半导体层的步骤和形成所述第二半导体层的步骤中的一个或两个步骤包括：采用沉积或外延生长的方式形成所述第一半导体层或所述第二半导体层；或者采用沉积或外延生长的方式形成所述第一半导体层和所述第二半导体层。

可选的，形成第一掺杂层的步骤和形成第一掺杂层的步骤中的一个或两个步骤包括：采用原位掺杂的方式在所述第一半导体层内掺杂第一掺杂离子或在所述第二半导体层内掺杂第二掺杂离子；或者，采用原位掺杂的方式在所述第一半导体层内掺杂第一掺杂离子和在所述第二半导体层内掺杂第二掺杂离子。

可选的，形成所述第二掺杂层的步骤中，所述第二半导体材料与所述第一半导体材料不相同。

可选的，形成所述第二掺杂层的步骤中，所述第二掺杂层的掺杂浓度与所述第一掺杂层的掺杂浓度不同。

可选的，所述第一半导体材料包括：N型砷化铟、铟砷锑或铟砷化镓；所述第二半导体材料包括：锗、锗硅、锗锡或锑化镓。

可选的，提供衬底的步骤中，所述衬底包括用于形成第一类型晶体管的第一区域和用于形成第二类型晶体管的第二区域，位于第一区域衬底表面的鳍部为第一鳍部，位于第二区域衬底表面的鳍部为第二鳍部；形成栅极结构 的步骤包括：形成位于所述第一鳍部表面的第一栅极结构；形成位于所述第二鳍部表面的第二栅极结构；形成所述第一掺杂层的步骤中，在所述第一栅极结构一侧的第一鳍部内形成第一源区，所述第一源区的材料为第一材料，所述第一源区内具有第一离子；形成所述第二掺杂层的步骤中，所述第一栅极结构另一侧的第一鳍部内形成第一漏区，所述第一漏区的材料为第二材料，所述第一漏区内具有第二离子，所述第一离子与所述第二例子的类型不同；所述形成方法还包括：在所述第二栅极结构一侧的第二鳍部内形成第二源区，所述第二源区的材料为第三材料，所述第二源区内具有第三离子；在所述第二栅极结构另一侧的第二鳍部内形成第二漏区，所述第二漏区的材料为第四材料，所述第二漏区内具有第四离子。

可选的，所述第一材料与所述第四材料相同，所述第一离子与所述第四离子相同；形成所述第二漏区的步骤包括：所述第二漏区与所述第一源区同时形成。