[发明专利]一种半导体器件的制作方法

说明书

本发明提供一种半导体器件的制作方法，所述方法包括：提供半导体衬底，在所述半导体衬底上形成有若干间隔设置的浮栅，以及位于所述浮栅上的硬掩膜层；在所述浮栅和所述硬掩膜层的侧壁上形成侧墙，其中所述侧墙的材料包括无定形碳；在相邻所述浮栅之间的半导体衬底中形成浅沟槽隔离结构；去除所述硬掩膜层和所述侧墙，以露出所述浮栅。根据本发明的制作方法，采用无定形碳侧墙保护浮栅以及隧穿氧化层的侧壁，使其在刻蚀工艺中免于收到腐蚀损伤，且无定形碳的灰化去除方法也不会对氧化物造成损伤，因此，采用本发明的制作方法，可以提高器件的性能和可靠性。

技术领域

本发明涉及半导体技术领域，具体而言涉及一种半导体器件的制作方法。

背景技术

在目前的半导体产业中，集成电路产品主要可分为三大类型：逻辑、存储器和模拟电路，其中存储器件在集成电路产品中占了相当大的比例。而在存储器件中，近年来闪速存储器(flash memory，简称闪存)的发展尤为迅速。它的主要特点是在不加电的情况下能长期保持存储的信息，具有集成度高、较快的存取速度、易于擦除和重写等多项优点，因而在微机、自动化控制等多项领域得到了广泛的应用。

随着集成电路的集成密度的持续增加，快闪单元按比例急剧缩小。根据NAND闪存维度的降低，需要增加由氧化物-氮化物-氧化物总共三层结构构成的ONO层的面积，来提高控制栅对浮栅的耦合比(coupling ratio)。对于闪存而言，高耦合比(high couplingratio)意味着低操作电压和低功耗。通常情况下，浮栅轮廓是非常垂直的，在刻蚀和湿法工艺过程中，浮栅的侧壁很容易受到损伤，这可能导致存留问题、程序太慢或者甚至程序失效等问题。

因此，需要提出一种新的半导体器件的制作方法，以解决上述技术问题。

发明内容

在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。

为了克服目前存在的问题，本发明提供一种半导体器件的制作方法，包括：

提供半导体衬底，在所述半导体衬底上形成有若干间隔设置的浮栅，以及位于所述浮栅上的硬掩膜层；

在所述浮栅和所述硬掩膜层的侧壁上形成侧墙，其中所述侧墙的材料包括无定形碳；

在相邻所述浮栅之间的半导体衬底中形成浅沟槽隔离结构；

去除所述硬掩膜层和所述侧墙，以露出所述浮栅。

进一步，所述硬掩膜层包括依次层叠的第一硬掩膜层和第二硬掩膜层。

进一步，形成所述浅沟槽隔离结构的步骤包括：

以所述硬掩膜层作为掩膜，刻蚀所述半导体衬底形成浅沟槽；

沉积隔离材料填充所述浅沟槽，并进行化学机械研磨，停止于所述第一硬掩膜层内；

回蚀刻去除部分所述隔离材料，以形成浅沟槽隔离结构，其中所述浅沟槽隔离结构的顶面与所述半导体衬底的表面齐平。

进一步，在所述硬掩膜层和所述浮栅之间还形成有缓冲层。

进一步，通过氧气灰化的方法去除所述侧墙。

进一步，去除所述硬掩膜层和所述侧墙之后，还包括在所述浮栅和所述半导体衬底的表面上形成栅间介电层的步骤。

进一步，所述栅间介电层包括氧化物-氮化物-氧化物构成的ONO层。

进一步，所述第一硬掩膜层的材料为氮化物，所述第二硬掩膜层的材料为氧化物。

进一步，所述侧墙的厚度范围为100-500埃。