[发明专利]一种具有倾斜贯穿硅通道的晶片封装及其制备方法

说明书

本公开的晶片封装包含至少一集成电路晶粒。该至少一集成电路晶粒包含：一基板部，具有位于一前侧与一背侧之间的一内面；位于该前侧上的一电互连部；位于该电互连部的上表面上的至少一第一连接终端；位于该基板部的该背侧上的至少一第二连接终端；电连接该至少一第一连接终端与该至少一第二连接终端的至少一连接线；位于该基板部的该内面与该电互连部的上表面之间的一晶片选择终端；以及一晶片选择线。该晶片选择线连接至该晶片选择终端及该至少一第一连接终端与该至少一第二连接终端其中之一。该晶片选择线与该至少一连接线至少其中之一包含一倾斜部，该倾斜部相对于该基板部的该背侧倾斜。

技术领域

本发明涉及一种晶片封装及其制备方法，包含具有倾斜贯穿硅通道的至少一集成电路晶粒。

背景技术

晶片堆叠技术可使两个晶片紧密在一起，因而使得该两晶片之间的数据传输更快速并且消耗较少电力。将存储器晶片堆叠在一起，可以得到具有大储存容量的存储器模块。除了堆叠两个相同晶片之外，亦可将具有不同功能的两个晶片堆叠在一起而实现不同的功能。

在存储器晶片堆叠中，各个存储器晶片具有晶片选择(chip selection，CS)终端，其用于启动该存储器晶片。例如，DRAM晶片可具有列位址选通(row address strobe，RAS)作为晶片选择终端。当在存储器晶片堆叠中的晶片的晶片选择终端施加信号时，可存取该晶片，而无法存取其他晶片。

在现有技术中，施加在存储器晶片堆叠的晶片选择终端的信号经由导线传递，而形成此等导线需要额外的制程；当产品朝向精细间距(fine-pitch)发展时，此等额外导线会增加信号导线短路的风险。再者，长线路亦会占据较多空间而造成信号传递延迟，并且造成大的晶片封装。

上文的「现有技术」说明仅是提供背景技术，并未承认上文的「现有技术」说明公开本公开的标的，不构成本公开的现有技术，且上文的「现有技术」的任何说明均不应作为本案的任一部分。

发明内容

本发明的一实施例提供一种晶片封装，包括至少一集成电路晶粒。在一些实施例中，该至少一集成电路晶粒包括：一基板部，具有位于一前侧与一背侧之间的一内面；位于该前侧上的一电互连部；位于该电互连部的上表面上的至少一第一连接终端；位于该基板部的该背侧上的至少一第二连接终端；至少一连接线，电连接该至少一第一连接终端与该至少一第二连接终端；位于该基板部的该内面与该电互连部的该上表面之间的一晶片选择终端；以及一晶片选择线，连接至该晶片选择终端与该第二连接终端与该至少一第一连接终端其中之一；其中该晶片选择线与该至少一连接线至少其中之一包括一倾斜部，该倾斜部相对于该基板部的该背侧倾斜。

在一些实施例中，该倾斜部是设置在该基板部中，以及该晶片选择线另包括一垂直部，该垂直部位于该电互连部中。

在一些实施例中，该晶片选择线包括该倾斜部，该倾斜部相对于该基板部的该背侧倾斜，以及该至少一连接线包括一垂直部，该垂直部垂直于该基板部的该背侧。

在一些实施例中，该至少一连接线包括该倾斜部，该倾斜部相对于该基板部的该背侧倾斜，以及该晶片选择线包括一垂直部及一横部，该垂直部位该基板部中，该横部连接至该垂直部。

在一些实施例中，该至少一连接线包括具有第一倾斜角度的一第一倾斜部，该第一倾斜角度是相对于该基板部的该背侧，以及该晶片选择线包括具有第二倾斜角度的一第二倾斜部，该第二倾斜角度是相对于该基板部的该背侧，并且该第一倾斜角度是不同于该第二倾斜角度。

在一些实施例中，该至少一连接线包括具有第一倾斜角度的一第一倾斜部，该第一倾斜角度是相对于该基板部的该背侧，以及该晶片选择线包括具有第二倾斜角度的一第二倾斜部，该第二倾斜角是相对于该基板部的该背侧，并且该第一倾斜角度是与该第二倾斜角度实质相同。

在一些实施例中，该至少一连接线包含一垂直部，其位于该电互连部中。