[发明专利]半导体器件的制备方法

说明书

本发明揭示了一种半导体器件的制备方法，包括：提供一电容结构，所述电容结构包括衬底、位于所述衬底上的氮化物层、以及位于所述氮化物层上的图形化的电极板；制备一偏移侧墙，所述偏移侧墙至少覆盖所述电极板的侧壁；对暴露出的所述氮化物层进行干法刻蚀，并去除暴露出的所述氮化物层的上部；以及对暴露出的所述氮化物层进行湿法刻蚀，并去除暴露出的所述氮化物层的底部。本发明提供的半导体器件的制备方法能够有效避免所述氮化物层的下切问题，并有利于控制生产成本。

技术领域

本发明涉及半导体制造技术领域，特别是涉及一种半导体器件的制备方法。

背景技术

电子器件的发展，经历了电子管、晶体管、集成电路、超大规模集成电路四个阶段。集成电路以极快的速度经历了小规模集成电路(Small Scale Integrate，简称为SSI)、大规模集成电路(Large Scale Integrate，简称为LSI)、超大规模集成电路(Very LargeScale Integrate，简称为VLSI)、特大规模集成电路(Ultra Large Scale Integrate，简称为ULSI)等若干发展阶段。同时集成电路的制造工艺也在迅速的发展，目前，集成电路的制造工艺主要分为扩散、光刻、刻蚀、薄膜(thin film)、离子注入和抛光6个工艺过程，并通过逐层制备的方法，形成最终的器件结构。

在现有的集成电路制备工艺中，氮化物经常作为刻蚀停止层或介电绝缘层使用，最终在去除多余的氮化物，特别在氮化物层比较厚的情况下，需要过刻蚀将多余的氮化物层去除干净，然而，在采用湿法刻蚀去除多余的氮化物层时，往往会形成氮化物层的下切(undercut)。如图1所示，基底10上形成有氮化物层11，氮化物层11上形成有掩膜层12，当以掩膜层12为掩膜对氮化物层11进行湿法刻蚀工艺时，氮化物层11的侧壁会形成下切13，下切13可能造成漏电，严重影响器件的性能。

在现有技术中，为避免下切13对器件造成影响，会采用以下两种方法：第一、对氮化物层11进行干法刻蚀，但是，干法刻蚀需要刻蚀气体对基底10和氮化物层11具有较高的选择比并且很难控制刻蚀停止位置；第二、增加额外的光掩膜以增加氮化物层11的特征尺寸，避免下切13造成的漏电，但是，增加额外的光掩膜会增加工艺成本。

发明内容

本发明的目的在于，提供一种半导体器件的制备方法，能够有效控制电容结构中氮化物层下切造成的漏电等问题。

为解决上述技术问题，本发明提供一种半导体器件的制备方法，包括：

提供一电容结构，所述电容结构包括衬底、位于所述衬底上的氮化物层、以及位于所述氮化物层上的图形化的电极板；

制备一偏移侧墙，所述偏移侧墙至少覆盖所述电极板的侧壁；

对暴露出的所述氮化物层进行干法刻蚀，并去除暴露出的所述氮化物层的上部；以及

对暴露出的所述氮化物层进行湿法刻蚀，并去除暴露出的所述氮化物层的底部。

进一步的，所述半导体器件的制备方法包括：

以所述电极板为掩膜，对暴露出的所述氮化物层进行干法刻蚀，并去除暴露出的所述氮化物层的上部，形成所述氮化物层的侧壁；

制备所述偏移侧墙，所述偏移侧墙覆盖所述电极板的侧壁以及所述氮化物层的侧壁。

进一步的，所述半导体器件的制备方法包括：

制备所述偏移侧墙，所述偏移侧墙覆盖所述电极板的侧壁；

以所述偏移侧墙和所述电极板为掩膜，对暴露出的所述氮化物层进行干法刻蚀，并去除暴露出的所述氮化物层的上部。

进一步的，在对暴露出的所述氮化物层进行干法刻蚀的过程中，去除所述氮化物层上部的厚度占所述氮化物层的整体厚度的2/3以上。