[发明专利]一种面阵列无引脚CSP封装件及其制造方法

说明书

一种面阵列无引脚CSP封装件及其制造方法，包括多个互不相连的上下表面均和有镍层的引出端；镍层上叠加有树脂层，并填充相邻引出端之间的上端空腔；树脂层上设有与镍层连通的多个镀铜通孔，镀铜通孔通过印刷线连通，粘贴有IC芯片；树脂层上有塑封体。刻蚀镀有镍层的铜合金薄片，铜合金薄片上叠加树脂层，在树脂层上制造多个连通镍层的镀铜通孔和多条印刷线，树脂层上粘贴IC芯片，塑封制得CSP封装件。该CSP封装件用树脂层作为中间的支撑层，通过印制线实现了封装电路的再布线，将封装器件的引出端呈面阵列分布在塑封体底部，使封装件能够在单位安装面积内能容纳更多的引出端子。

技术领域

本发明属于电子器件制造半导体封装技术领域，涉及一种面阵列无引脚CSP封装件；本发明还涉及一种该封装件的制造方法。

背景技术

自电子器件制造业产生以来，半导体行业提供了各种各样的封装件来包封芯片并为半导体管芯提供电连接。随着移动通讯设备、智能手机等新兴科技的不断发展，半导体封装逐渐趋向于高密度、小型化。

QFN（Quad Flat No-lead Package）是为了应对半导体封装器件高密度、小型化发展而产生的一种无引脚封装。QFN呈正方形或矩形，封装底部中央位置有一个大面积裸露焊盘，围绕大焊盘的封装外围四周有实现电气连结的导电焊盘。由于QFN封装不像传统的SOIC封装和TSOP封装那样具有鸥翼状引脚，内部引脚与焊盘之间的导电路径短，自感系数以及封装体内布线电阻很低，所以它能提供卓越的电性能。但由于QFN封装结构的限制，QFN 封装件的管脚只能分布在塑封体底部四周，管脚数量保持在12～72之间。随着电子信息技术的快速发展，电子封装器件需要的引出端子越来越多，QFN封装已不能满足高密度、多引出端的封装要求，需要在原有QFN封装的基础上开发一种能够容纳更多引出端的新型封装结构代替原来QFN将管脚分布在塑封体底部四周的设计方案，将封装底部中央位置的大面积裸露焊盘用引出端来代替，在单位安装面积内能容纳更多的引出端子。

发明内容

本发明的目的是提供一种面阵列无引脚CSP封装件，能够在单位安装面积内容纳更多的引出端子，替代原来QFN将管脚分布在塑封体底部四周的设计方案，使管脚呈面阵列的形式分布在封装件底部。

本发明的另一个目的是提供一种上述封装件的制造方法。

为实现上述目的，本发明所采用的技术方案是：一种面阵列无引脚CSP封装件，包括多个互不相连的引出端，引出端的上表面和下表面均镀覆有镍层；位于引出端上表面的镍层上叠加有树脂层，树脂层覆盖所有的位于引出端上表面的镍层，并填充相邻引出端之间的上端空腔；树脂层上设有数量与引出端数量相同的镀铜通孔，一个镀铜通孔与一个引出端上表面的镍层连通，树脂层上表面设置有多条印制线，同一列引出端上方的镀铜通孔通过一条印刷线连通，树脂层上粘贴有IC芯片，IC芯片通过键合丝与印刷线相连；树脂层上设有塑封体，IC芯片、键合丝、印制线和树脂层均封装于塑封体内；引出端下部包覆有焊膏。

本发明所采用的另一个技术方案是：一种上述面阵列无引脚CSP封装件的制造方法，具体为：取上表面和下表面均镀有镍层的铜合金薄片，在该铜合金薄片上表面和下表面蚀刻出上端空腔及下端空腔，形成面阵列排列的多个引出端，该多个引出端组成引线框架；在该引线框架上表面叠加树脂层，树脂层填充上端空腔，接着在树脂层上制造多个镀铜通孔，一个镀铜通孔与一个引出端上部的镍层连通，然后在树脂层上电镀一层铜并蚀刻出多条互不连通的印制线，一条印制线连接一列引出端上部的多个镀铜通孔；将IC芯片粘贴到树脂层上，连接印制线和IC芯片；然后，用塑封体将IC芯片、键合丝、印制线和树脂层包封；之后，采用蚀刻工艺蚀刻下端空腔，将相邻的引出端分离；取凹坑里填满焊膏的凹坑模板，将引出端下部放入凹坑，使引出端下部粘附一层焊膏形成焊凸点，制得面阵列无引脚CSP封装件。