[发明专利]用于金属熔丝应用的堆叠通道结构

说明书

一种具有堆叠的通道(122,132)的后段制程(BOEL)熔丝结构。通道(122,132)堆叠导致高深宽比，而使得通道内的衬里和种子覆盖更差。衬里(124)和种子层的弱化导致电迁移(EM)失效的较高概率。该熔丝结构解决了因差的衬里和种子覆盖引起的失效。设计特征允许确定失效发生在何处、确定在熔丝编程后受损害区域的程度，并防止受损害电介质区域的进一步蔓延。

本申请是申请号为201280016328.1(国际申请号：PCT/US2012/028847)、发明名称为“用于金属熔丝应用的堆叠通道结构”的发明专利申请的分案申请。

相关申请的交叉引用

本申请要求于2011年3月29日提交的名称为“STACKED VIA STRUCTURE FOR METALFUSE APPLICATIONS”的美国专利申请13/074407的权益，该专利申请的全部内容作为引用并入本文。

技术领域

本发明涉及电子熔丝(e熔丝)。更具体地，本发明涉及用于金属熔丝应用的堆叠通道结构。

背景技术

在先进技术中，e熔丝已在多晶硅(PC)级别下实施。在编程(programming)期间，持续时间短的高电流脉冲通过所述结构。这使PC顶部的硅化物不可逆地迁移，导致阻抗发生变化，从而充当可编程熔丝。

随着微型化(scaling)的推进，变得更加难以在PC级别上实施这些e熔丝，因为穿过第一金属层或导体的最大可允许电流下降。此外，与该情况相关联的附带损害变得更加难以容忍。结果，有在金属互连级别下实施这些熔丝并使用电迁移(EM)现象来编程这些熔丝的动力。

在铜(Cu)互连中导致EM的功率需求比典型PC级别的熔丝更大。这部分地由于用在Cu互连中的衬里材料，诸如钽(Ta)和氮化钽(TaN)，必须与Cu一起烧断，以获得恰当的熔丝编程。因此，需要设计熔丝结构，其易受EM影响，而不会危害剩余互连的可靠性。

在常规金属熔丝方法中，如图1所示，两层结构包括嵌入电介质层10中的导体11以及嵌入电介质层20中的通道21和线22。盖层(cap layer)23典型地被沉积在线22和电介质层20之上。电子流从通道21进入线22。高电流被施加在正电流连接件(I+)和负电流连接件(I-)之间，以引起EM失效。使用正电压连接件(V+)和负电压连接件(V-)来测量所述结构上的电压。通过熔丝结构的电子流从下层金属导体11至上层金属线22。

在该设计中，在通道21中会发生一些失效，同时在线22中发生其它失效，导致对失效位置缺乏控制，使得在编程后熔丝结构的最终阻抗发生变化。而且，不能从电方面确定失效发生在通道21中还是线22中。线22中的失效不太理想，因为在编程工艺期间会危害盖层23。

在该设计下的编程过程会导致对周围电介质层20的损害。来自烧断熔丝区域的材料将出现在被损害电介质区域中。如果发生了这种情况，则应关注的是，所述材料会迁移遍及电介质，导致邻近线路短路。

因此，需要一种结构，使得失效优选出现在通道而不是线中。此外，需要一种检测方法来确定编程过程导致通道损害还是线路损害。所述结构应允许确定来自烧断熔丝区域的材料是否已迁移进入电介质区域中。还希望防止烧断熔丝材料进一步移动。

发明内容

本发明提供了一种后段制程熔丝结构。所述熔丝结构促进在熔丝某些区域中的失效。本发明还提供了一种用于检测在熔丝中何处发生失效的方法以及一种用于检测熔丝中损害的方法。