[发明专利]金属化叠层及包括其的半导体器件和电子设备

说明书

公开了一种金属化叠层及包括该金属化叠层的半导体器件和电子设备。根据实施例，金属化叠层可以包括：层间电介质层，包括电介质材料和负电容材料，其中，该层间电介质层中形成的至少一对彼此之间至少部分相对的第一导电互连部件在它们的相对部分之间包括电介质材料和负电容材料二者，和/或该层间电介质层的上层中形成的至少一个第二导电互连部件与该层间电介质层的下层中形成的与该第二导电互连部件至少部分相对的至少一个第三导电互连部件在它们的相对部分之间包括电介质材料和负电容材料二者。

技术领域

本公开涉及半导体技术，更具体地，涉及一种能够降低导电互连部件之间电容的金属化(metallization)叠层以及包括这种金属化叠层的半导体器件和电子设备。

背景技术

随着集成电路(IC)中器件密度的不断增加，部件间的间隔越来越小。这使得IC中各导电互连部件特别是互连配线之间的电容增加，并因此使IC性能劣化。另一方面，即便对于性能要求不高的器件，也期望获得低功耗，并因此希望降低电容。抑制这种电容增加的一种方法是在互连部件之间使用气隙，但是其机械和电学等稳定性存在着问题。

因此，需要能够在互连部件之间不断地减小电容。

发明内容

本公开的目的至少部分地在于提供一种能够降低导电互连部件之间电容的金属化叠层以及包括这种金属化叠层的半导体器件和电子设备。

根据本公开的一个方面，提供了一种金属化叠层，包括层间电介质层，层间电介质层包括电介质材料和负电容材料。该层间电介质层中形成的至少一对彼此之间至少部分相对的第一导电互连部件在它们的相对部分之间包括电介质材料和负电容材料二者，和/或该层间电介质层的上层中形成的至少一个第二导电互连部件与该层间电介质层的下层中形成的与该第二导电互连部件至少部分相对的至少一个第三导电互连部件在它们的相对部分之间包括电介质材料和负电容材料二者。

根据本公开的另一方面，提供了一种半导体器件，包括上述金属化叠层。

根据本公开的又一方面，提供了一种电子设备，包括上述半导体器件形成的集成电路。

根据本公开的实施例，彼此至少部分相对的一对导电互连部件之间可以包括电介质材料和负电容材料二者，从而在该对导电互连部件之间可以产生正电容和负电容二者。由于负电容的存在(特别是正电容与负电容二者并联的情况下)，可以降低该对导电互连部件之间的总电容。

附图说明

通过以下参照附图对本公开实施例的描述，本公开的上述以及其他目的、特征和优点将更为清楚，在附图中：

图1是示出了根据本公开实施例的一对导电互连部件之间的电容的示意电路图；

图2(a)-2(g)是示出了根据本公开实施例的制造金属化叠层的流程中部分阶段的截面图；

图3(a)-3(e′)是示出了根据本公开另一实施例的制造金属化叠层的流程中部分阶段的截面图。

具体实施方式

以下，将参照附图来描述本公开的实施例。但是应该理解，这些描述只是示例性的，而并非要限制本公开的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本公开的概念。

在附图中示出了根据本公开实施例的各种结构示意图。这些图并非是按比例绘制的，其中为了清楚表达的目的，放大了某些细节，并且可能省略了某些细节。图中所示出的各种区域、层的形状以及它们之间的相对大小、位置关系仅是示例性的，实际中可能由于制造公差或技术限制而有所偏差，并且本领域技术人员根据实际所需可以另外设计具有不同形状、大小、相对位置的区域/层。