[发明专利]半导体结构的形成方法

说明书

一种半导体结构的形成方法，包括：形成基底，基底表面形成有鳍部；形成横跨鳍部的伪栅结构；在伪栅结构两侧的鳍部内形成源区或漏区；在鳍部以及源区或漏区上形成介质层；去除核心区伪栅结构的伪栅极，露出氧化层；进行第一防穿通注入；去除核心区伪栅结构的氧化层，露出位于核心区鳍部的表面；在鳍部上形成金属栅极结构。本发明通过在伪栅结构以及源区或漏区形成之后，去除核心区伪栅结构的伪栅极，对核心区的基底进行防穿通注入，之后通过去除伪栅结构的氧化层以去除防穿通注入对氧化层的损伤，从而可以减少防穿通层中的离子在形成伪栅结构和源区或漏区的过程中向上扩散而影响沟道性能，进而改善了所形成半导体结构的性能。

技术领域

本发明涉及半导体制造领域，特别涉及一种半导体结构的形成方法。

背景技术

随着半导体制造技术的飞速发展，半导体器件朝着更高的元件密度，以及更高的集成度的方向发展。晶体管作为最基本的半导体器件目前正被广泛应用，因此随着半导体器件的元件密度和集成度的提高，平面晶体管的栅极尺寸也越来越小，传统的平面晶体管对沟道电流的控制能力变弱，产生短沟道效应，产生漏电流，最终影响半导体器件的电学性能。

为了克服晶体管的短沟道效应，抑制漏电流，现有技术提出了鳍式场效应晶体管(Fin FET)，鳍式场效应晶体管是一种常见的多栅器件。鳍式场效应晶体管的结构包括：位于半导体基底表面的鳍部和介质层，所述介质层覆盖部分所述鳍部的侧壁，且介质层表面低于鳍部顶部；位于介质层表面、以及鳍部的顶部和侧壁表面的栅极结构；位于所述栅极结构两侧的鳍部内的源区和漏区。

然而，随着半导体器件的尺寸不断缩小，鳍式场效应晶体管的制造工艺受到了挑战，难以保证鳍式场效应晶体管的性能。

发明内容

本发明解决的问题是提供一种半导体结构的形成方法，以改善所形成的半导体器件的性能。

为解决上述问题，本发明提供一种半导体结构的形成方法，包括：

形成基底，所述基底表面形成有鳍部，所述基底包括用于形成核心器件的核心区，位于所述核心区的鳍部为核心区鳍部；

形成横跨所述鳍部的伪栅结构，所述伪栅结构覆盖部分鳍部的侧壁和顶部表面，所述伪栅结构包括依次位于鳍部上的氧化层和伪栅极，位于所述核心区的伪栅结构为核心区伪栅结构；

在所述伪栅结构两侧的鳍部内形成源区或漏区；

在所述鳍部以及源区或漏区上形成介质层，所述介质层露出所述伪栅结构；

去除核心区伪栅结构的伪栅极，露出位于核心区鳍部表面的氧化层；

进行第一防穿通注入，在所述核心区鳍部内的源区或漏区下方形成第一防穿通层；

去除所述核心区伪栅结构的氧化层，露出位于核心区鳍部的表面；

在所述鳍部上形成金属栅极结构。

可选的，形成基底的步骤中，所述基底还包括用于形成输入输出器件的外围区，位于所述外围区的鳍部为外围区鳍部；所述形成方法还包括：在形成基底的步骤之后，在所述基底表面形成伪栅结构的步骤之前，进行第二防穿通注入，在所述外围区鳍部中形成第二防穿通层；在所述伪栅结构两侧的鳍部内形成源区或漏区的步骤中，在所述第二防穿通层上方的外围区鳍部内形成源区或漏区。

可选的，进行第二防穿通注入，在所述外围区鳍部中形成第二防穿通层的步骤包括：采用侧向离子注入的方式进行第二防穿通注入。