[发明专利]三维集成电路芯片及其电源噪声滤波方法

说明书

技术领域

本发明涉及集成电路领域，尤其涉及一种三维集成电路芯片及其电源噪声滤波方法。

背景技术

随着SOC（系统集成芯片）的规模越来越大，其电源网络设计逐渐成为难点和瓶颈。如何保证SOC芯片中每一个模块，尤其是位于芯片中间区域的模块供电稳定，减小Power（电源）及Gnd（Ground，地）上的噪声，往往成为决定SOC芯片性能甚至能否正确工作的关键技术。

如图1所示，在传统单片SOC芯片110中，外部电源通过位于边缘区域的焊盘112进入芯片，并借由芯片内部的电源网络111传递到芯片各处。显然这种供电方式下，芯片边缘区域靠近焊盘112的电路能够获得较为稳定可靠的供电，噪声较小，而芯片中间区域的电路供电稳定性会较差，噪声较大，从而影响电路的性能。在传统SOC设计中，会在电路各处插入去耦单元（decouplecell，一种提供电源与地之间去耦合电容的标准单元，图1中未示出），来降低电源波动和噪声。然而由于标准CMOS工艺的限制，通常这种去耦单元所能提供的电容值非常有限，因此带来的供电改善也很小。

如图2所示，新型3DIC（三维集成电路）芯片包括至少一层SOC芯片和至少一层DRAM（动态随机存储器）芯片，在此示出为一层SOC芯片210和一层DRAM芯片220，其中，DRAM芯片220上的供电可以通过位于其中间区域的硅通孔或微凸块（未示出）在中间任意位置提供，然而SOC芯片210的供电仍通过位于其边缘区域的焊盘212提供，与传统单片SOC相同，因此SOC芯片210的中间区域的电路仍然存在供电稳定性较差，噪声较大的问题，从而影响电路的性能。

发明内容

本发明的目的在于提供一种三维集成电路芯片及其电源噪声滤波方法，改善系统集成芯片中间区域的供电效果，提高电源网络的供电稳定性和抗噪声性能。

基于以上考虑，本发明的一个方面提供一种三维集成电路芯片的电源噪声滤波方法，包括：提供系统集成芯片，所述系统集成芯片包括电源网络；提供动态随机存储器芯片，所述动态随机存储器芯片包括电容单元；将所述系统集成芯片的所述电源网络的中间区域与所述动态随机存储器芯片的所述电容单元连通，所述电容单元作为去耦单元滤除所述电源网络上的电源噪声。

优选地，所述动态随机存储器芯片的所述电容单元的电容值为所述系统集成芯片上相同面积电容单元的电容值的100-1000倍。

优选地，所述系统集成芯片的所述电源网络与所述动态随机存储器芯片的所述电容单元通过硅通孔或微凸块连通。

优选地，提供多层系统集成芯片和/或多层动态随机存储器芯片，将其中一层系统集成芯片的所述电源网络与其中一层动态随机存储器芯片的所述电容单元连通。

优选地，所述系统集成芯片的所述电源网络通过位于边缘区域的焊盘与外部电源连通。

本发明的另一方面提供一种三维集成电路芯片，包括：系统集成芯片，所述系统集成芯片包括电源网络；动态随机存储器芯片，所述动态随机存储器芯片包括电容单元；所述系统集成芯片的所述电源网络的中间区域与所述动态随机存储器芯片的所述电容单元连通，所述电容单元作为去耦单元用于滤除所述电源网络上的电源噪声。

优选地，所述动态随机存储器芯片的所述电容单元的电容值为所述系统集成芯片上相同面积电容单元的电容值的100-1000倍。

优选地，所述系统集成芯片的所述电源网络与所述动态随机存储器芯片的所述电容单元通过硅通孔或微凸块连通。

优选地，包括多层系统集成芯片和/或多层动态随机存储器芯片，其中一层系统集成芯片的所述电源网络与其中一层动态随机存储器芯片的所述电容单元连通。

优选地，所述系统集成芯片的所述电源网络通过位于边缘区域的焊盘与外部电源连通。

本发明的三维集成电路芯片及其电源噪声滤波方法，通过将系统集成芯片的电源网络中间区域与动态随机存储器芯片上的电容单元连通，利用动态随机存储器芯片上的电容单元作为去耦单元，滤除系统集成芯片电源网络上的电源噪声，改善系统集成芯片中间区域的供电效果，提高电源网络的供电稳定性和抗噪声性能。

附图说明

通过参照附图阅读以下所作的对非限制性实施例的详细描述，本发明的其它特征、目的和优点将会变得更明显。

图1为现有的单片系统集成芯片的结构示意图；

图2为现有的三维集成电路芯片的结构示意图；

图3为本发明的三维集成电路芯片的结构示意图。