[发明专利]一种解码型垂直栅3D NAND及其形成方法

说明书

本发明公开了一种解码型垂直栅3D NAND及其形成方法，该方法包括步骤：提供衬底；在衬底形成一层或多层半导体层；刻蚀一层或多层半导体层以形成多个沟槽；在多个沟槽内和横跨多个沟槽的顶部形成栅极结构；横跨多个沟槽的顶部形成多晶硅层；对栅极结构刻蚀多个栅极材料填充孔，对多晶硅层刻蚀源极材料填充孔；在源极材料填充孔和多个栅极材料填充孔内淀积电极材料。本发明具有如下优点：具有比BICS结构更好的竖直方向拓展潜力，层数的增加对于单个存储管的性能的影响相比垂直沟道的三维存储器小得多，而且这种结构在工艺上也更简便，减少了深沟刻蚀这一复杂耗时的步骤，整个工艺与目前的工艺技术完全兼容。

技术领域

本发明涉及半导体领域，具体涉及一种解码型垂直栅3D NAND及其形成方法。

背景技术

随着工艺尺寸的缩小，基于平面结构的存储密度提高的成本也越来越高，于是产生了三维存储结构。BiCS(Bit Cost Scalable)结构是现有的研究非常广泛的3D flash结构，BiCS结构的存储密度比较平面结构的存储单元有了很大提高，但空间利用率仍不充分。

发明内容

本发明旨在至少解决上述技术问题之一。

为此，本发明的一个目的在于提出一种解码型垂直栅3D NAND形成方法。

本发明的二个目的在于提出一种解码型垂直栅3D NAND。

为了实现上述目的，本发明的实施例公开了一种解码型垂直栅3D NAND形成方法，包括以下步骤：提供衬底；在所述衬底之上形成第一隔离层；在所述第一隔离层之上形成一层或多层半导体层；刻蚀所述一层或多层半导体层以形成多个沟槽，所述多个沟槽延伸至所述第一隔离层的顶部表面；对所述多个沟槽的淀积二氧化硅形成二氧化硅隧穿层；在所述二氧化硅隧穿层之上淀积氮化硅电荷俘获层和二氧化硅阻挡层；在所述多个沟槽内和横跨所述多个沟槽的顶部的所述二氧化硅阻挡层之上形成栅极结构；横跨所述多个沟槽的顶部的所述二氧化硅阻挡层之上形成多晶硅层；对所述栅极结构刻蚀多个栅极材料填充孔，所述多个栅极材料填充孔延伸至所述第一隔离层的顶部表面，对所述多晶硅层刻蚀源极材料填充孔，所述源极材料填充孔孔延伸至所述第一隔离层的顶部表面；在所述源极材料填充孔和所述多个栅极材料填充孔内淀积电极材料。

根据本发明实施例的解码型垂直栅3D NAND形成方法，具有比BICS结构更好的竖直方向拓展潜力，层数的增加对于单个存储管的性能的影响相比垂直沟道的三维存储器小得多，而且在工艺上也更简便，减少了深沟刻蚀这一复杂耗时的步骤，整个工艺与目前的工艺技术完全兼容。

另外，根据本发明上述实施例的解码型垂直栅3D NAND形成方法，还可以具有如下附加的技术特征：

进一步地，所述衬底具有图形化表面。

进一步地，所述衬底为Si、SiGe、SiC、GaAs、Ge、GaN、GaP、InP、Ga₂O₃、Al₂O₃、AlN、ZnO、LiGaO₂、LiAlO₂中的一种。

进一步地，还包括以下步骤：对所述一层或多层半导体层的指定区域进行重掺杂。

为了实现上述目的，本发明的实施例公开了一种解码型垂直栅3D NAND，包括：衬底；形成在所述衬底之上的第一隔离层；形成在所述第一隔离层之上一层或多层半导体层，其中，所述一层或多层半导体层内设置有多个沟槽，所述多个沟槽延伸至所述第一隔离层的顶部表面，所述一层或多层半导体层上刻蚀有多个孔，所述多个孔延伸至所述第一隔离层的顶部表面；形成在所述多个沟槽之上的二氧化硅隧穿层；形成在所述二氧化硅隧穿层之上的二氧化硅阻挡层；多个栅极结构，所述多个栅极结构分别设置在所述多个沟槽内、横跨所述多个沟槽的顶部和所述一层或多层半导体层上的多个孔内；多晶硅层，所述多晶硅层横跨所述多个沟槽的顶部且形成在二氧化硅阻挡层之上，所述多晶硅层上设置有源极。