[发明专利]薄膜晶体管及其制作和测试方法、阵列基板和显示装置

说明书

一种薄膜晶体管及其制作和测试方法、阵列基板和显示装置。该薄膜晶体管包括半导体层、至少三个源/漏电极以栅极；所述半导体层包括非掺杂部以及与所述非掺杂部连接且连续形成的至少三个掺杂部，所述掺杂部彼此间隔设置并且分布在所述非掺杂部的周边；所述源/漏电极彼此间隔地设置，并且分别与所述掺杂部电连接；所述栅极在垂直于所述半导体层的方向上与所述非掺杂部交叠且至少延伸到所述非掺杂部与所述掺杂部的交界处。该薄膜晶体管可提高其包括的子薄膜晶体管的特性的比较结果的准确性。

技术领域

本发明的实施例涉及一种薄膜晶体管及其制作和测试方法、阵列基板和显示装置。

背景技术

薄膜晶体管(Thin Film Transistor，TFT)是显示领域常用的一种开关元件。通常，薄膜晶体管包括栅极、有源层、以及与有源层电连接的源电极和漏电极。有源层通常由例如多晶硅或单晶硅等半导体材料制成。

阵列基板是显示装置的重要组成部分。阵列基板通常包括显示区和非显示区，在显示区中通常设置有呈矩阵排列的多个薄膜晶体管，例如，每个薄膜晶体管可以用于控制阵列基板显示区中的至少一个像素单元的显示状态。

发明内容

本发明的至少一个实施例提供一种薄膜晶体管及其制作和测试方法、阵列基板和显示装置，以提高薄膜晶体管的特性之间的比较结果的准确性。

本发明的至少一个实施例提供一种薄膜晶体管，其包括栅极、半导体层和至少三个源/漏电极；所述半导体层包括至少三个掺杂部以及与所述至少三个掺杂部均连接的且连续形成的非掺杂部，所述至少三个掺杂部彼此间隔设置并且分布在所述非掺杂部的周边；所述至少三个源/漏电极彼此间隔地设置并且分别与所述至少三个掺杂部电连接；所述栅极在垂直于所述半导体层的方向上与所述非掺杂部交叠且至少延伸到所述非掺杂部与所述掺杂部的交界处。

例如，在所述半导体层所在面上，所述半导体层可以包括中间非掺杂部和与所述中间非掺杂部相邻且连接的至少三个凸出部，并且彼此相邻且延伸方向相交的凸出部之间形成凹陷部；每个凸出部包括一个所述掺杂部；所述非掺杂部包括所述中间非掺杂部。

例如，每个凸出部还可以包括靠近所述中间非掺杂部的边缘非掺杂部；所述非掺杂部还可以包括所述边缘非掺杂部。

例如，在从每个凸出部到所述中间非掺杂部的方向上，所述每个凸出部包括的所述边缘非掺杂部的尺寸与所述非掺杂部的尺寸之比可以小于或等于七分之一。

例如，在从每个凸出部到所述中间非掺杂部的方向上，所述每个凸出部包括的所述边缘非掺杂部的尺寸可以大于0微米且小于1微米。

例如，相邻的凸出部的彼此靠近的边缘可以相交。

例如，所述至少三个凸出部可以至少包括两个分别位于所述非掺杂部的相对的两侧并且凸出方向相反的凸出部。

例如，所述至少三个凸出部可以包括偶数个凸出部。

例如，所述半导体层的平面形状可以为T字形、十字形或X字形。

例如，所述薄膜晶体管还可以包括遮挡层，所述栅极覆盖在所述半导体层上，并且在垂直于所述半导体层的方向上与所述非掺杂部交叠且与所述掺杂部不交叠。

例如，所述半导体层的材料可以为多晶硅或者单晶硅。