[发明专利]静电放电保护结构及其形成方法

说明书

一种静电放电保护结构及其形成方法，本发明通过在第一区域和第二区域内设置支撑栅结构，形成所述介质层的过程中，以及在所述基底其他区域形成半导体结构的过程中，所述支撑栅结构提高了所述第一区域和所述第二区域研磨工艺的稳定性。在进行化学机械研磨工艺的过程中，通过所述支撑栅结构的支撑，位于第一区域和第二区域的介质层表面不易发生凹陷，从而扩大了所述化学机械研磨的工艺窗口，提高了半导体器件制造的良品率。

技术领域

本发明涉及半导体领域，特别涉及一种静电放电保护结构及其形成方法。

背景技术

随着半导体芯片的运用越来越广泛，导致半导体芯片受到静电损伤的因素也越来越多。在现有的芯片设计中，经常通过在芯片中设置静电放电(ESD，ElectrostaticDischarge)保护结构以减少芯片损伤。

现有的静电放电保护电路的设计和应用包括：栅接地N型场效应晶体管(GateGrounded NMOS，简称GGNMOS)保护电路、浅沟槽隔离结构二极管(STI diode)保护电路、栅控二极管(Gated diode)保护电路、横向扩散场效应晶体管(Laterally Diffused MOS，简称LDMOS)保护电路、双极结型晶体管(Bipolar Junction Transistor，简称BJT)保护电路等。

图1是现有技术中一种静电放电保护结构的结构示意图。

所述静电放电保护结构由浅沟槽隔离结构二极管构成，包括：衬底10，所述衬底10内具有N型阱区11；位于N型阱区11内的隔离结构12；位于隔离结构12两侧的N型区13n和P型区13p。其中所述P型区13p接地端，静电电压输入所述N型区13n。

所述P型区13p与所述N型阱区11构成PN结，所述静电电压自N型区13n输入，所述P型区13p与地端相连。当静电电压反向击穿所述PN结时，静电电荷能够自N型区13n经N型阱区11和P型区13p释放至地端。

但是，现有技术中的静电放电保护结构存在制造良品率低、性能不稳定的问题。

发明内容

本发明解决的问题是提供一种静电放电保护结构及其形成方法，以提高所述静电放电保护结构的制造良品率，提高器件稳定性。

为解决上述问题，本发明提供一种静电放电保护结构，包括：

基底，所述基底包括第一区域和第二区域，所述第一区域和第二区域之间具有预设距离；位于所述基底中的阱区，所述阱区覆盖所述第一区域、第二区域以及所述第一区域和第二区域之间的区域；位于所述第一区域基底上的第一鳍部以及位于所述第二区域基底上的第二鳍部，所述第一鳍部中具有第一类型掺杂离子，所述第二鳍部中具有第二类型掺杂离子；覆盖第一区域和第二区域之间阱区、第一鳍部以及第二鳍部的介质层；形成于所述介质层中的支撑栅结构，所述支撑栅结构包括横跨所述第一鳍部的第一支撑栅，所述第一支撑栅覆盖所述第一鳍部的部分侧壁和顶部表面，以及横跨所述第二鳍部的第二支撑栅，所述第二支撑栅覆盖所述第二鳍部的部分侧壁和顶部表面；形成于所述介质层中的导电结构，所述导电结构包括：与所述第一鳍部相连的第一导电结构，用于与第一偏压电连接；与所述第二鳍部相连的第二导电结构，所述第二导电结构与第二偏压电连接，所述第二偏压与所述第一偏压不相同。

相应的，本发明还提供一种静电放电保护结构的形成方法，包括：