[发明专利]介电组合物、介电元件、电子组件和层压电子组件

说明书

本发明的目的在于提供一种介电组合物，在施加至少8V/µm DC偏压时，所述介电组合物具有800或更大的相对高的介电常数，且具有4%或更小的相对低的介电损耗，本发明的目的也在于提供利用所述介电组合物的介电元件、电子组件和层压电子组件。介电组合物具有由(Bi_aNa_bSr_cBa_d)(α_xTi_1‑x)O₃表示的主组分，其特征在于α为选自Zr和Sn至少之一；并且a、b、c、d和x满足以下关系：0.140≤a≤0.390，0.140≤b≤0.390，0.200≤c≤0.700，0.020≤d≤0.240，0.020≤x≤0.240，和0.950≤a+b+c+d≤1.050。

技术领域

本发明涉及介电组合物和利用介电组合物的介电元件，也涉及电子组件和层压电子组件，更具体地讲，本发明涉及有利用于具有相对高额定电压的中压和高压应用的介电组合物、介电元件、电子组件和层压电子组件。

现有技术

近年来，由于电子电路达到较高密度，介电元件微型化一直有很大需求，并且电子组件(如层压陶瓷电容器)微型化与增加的容量共同快速发展，而其应用也正在扩大。因此，需要各种特性。

例如，由于用于提供高升压的电路，用于装置的中压和高压电容器通常具有超过100V的额定电压，所述装置例如发动机控制模块(ECM)、燃料注入装置、电子控制节流阀、逆变器、变换器、高密度放电(HID)前灯装置、混合发动机电池控制装置和数字静态照相机。即，在施加高DC偏压时，这样的中压和高压电容器需要高介电常数。同时，为了限制介电元件的自加热，也需要在施加高DC偏压时有低介电损耗。

然而，设计常规介电组合物基于以下假设：它们在例如施加约1V/µm低DC偏压时使用。这意味着，如果在施加高DC偏压时使用具有包含常规介电组合物的介电层的电子组件，就有减小介电常数的问题。DC偏压越高，这一问题变得越明显，尤其在具有很薄层的层压陶瓷电容器中，因为介电常数倾向于减小。

为了解决上述问题，以下所述专利文献1描述一种介电组合物，所述介电组合物包括主组分，所述主组分包含：具有0.02%重量或更小碱金属氧化物含量的钛酸钡；至少一种选自氧化铕、氧化钆、氧化铽、氧化镝、氧化钬、氧化铒、氧化铥和氧化镱的化合物；锆酸钡、氧化镁和氧化锰；所述主组分由以下组成式表示：{BaO}_mTiO₂ + αR₂O₃ + βBaZrO₃ + γMgO+ gMnO (其中R₂O₃为至少一种选自Eu₂O₃、Gd₂O₃、Tb₂O₃、Dy₂O₃、Ho₂O₃、Er₂O₃、Tm₂O₃和Yb₂O₃的化合物；并且α、β、γ和g表示摩尔比，且在以下范围内：0.001≤α≤0.06，0.005≤β≤0.06，0.001<γ≤0.12，0.001<g≤0.12，γ+g≤0.13，且1.000<m≤1.035)；所述介电组合物包含相对于100mol主组分按SiO₂当量计0.2-5.0mol的氧化硅作为辅组分。

然而，在施加5V/µm DC偏压时，如专利文献1所述的介电组合物具有相对大的介电常数，但在施加8V/µm较高DC偏压时，介电常数显著减小，因此，这不足以应对伴随中压和高压电容器的微型化和较高容量的薄层。另外，专利文献1提到介电损耗，但这涉及不施加DC偏压时的值，没有提到施加8V/µm高DC偏压时的介电损耗。

因此，在施加8V/µm DC偏压时同时具有高介电常数和低介电损耗的介电组合物合乎需要。