[发明专利]一种实现芯片顶层金属覆盖电路测试的方法及装置

说明书

本发明公开了一种实现芯片顶层金属覆盖测试的方法及装置，包括：对顶层金属覆盖电路的所有金属线，逐次分批的选择部分金属线进行输入数据的信号翻转；每一批次金属线完成输入数据的信号翻转时，对所有金属线的输入数据和输出数据进行比较分析；根据所有批次的输入数据和输出数据的比较分析结果进行汇总，根据汇总结果确定芯片顶层金属覆盖电路的功能是否正常。本发明方法通过逐次分批选择部分金属线进行输入数据的信号翻转，对所有批次信号翻转的输入数据和输出数据进行比较分析，通过逻辑完整性电路实现了对顶层金属覆盖电路功能是否正常的判断，降低了顶层金属覆盖电路测试成本，提高了顶层金属覆盖电路测试的工作效率。

技术领域

本发明涉及电路测试技术，尤指一种实现芯片顶层金属覆盖电路测试的方法及装置。

背景技术

芯片顶层金属覆盖是高安全智能卡芯片的设计方法之一。通过在芯片顶层覆盖一层金属介质，可以有效保护芯片底层电路及信号不被实施外部恶意攻击。由于生产加工过程可能造成部分芯片的顶层金属覆盖的功能失效，造成芯片内关键数据的安全无法得到保证。因此需要对顶层金属覆盖功能失效的芯片剔除。

顶层金属覆盖一般通过逻辑完整性电路进行测试：逻辑完整性电路的设计原理是：在顶层覆盖的金属线两端分别增加逻辑门电路，通过增加的逻辑门电路测试数据从金属线输入端到输出端是否被正确传输，若所有金属线的数据均被正常传输，则确定顶层覆盖的金属线为有效连接，进而确定顶层金属覆盖功能正常；如果存在金属线的数据未被正常传输，例如、金属线被划断，则金属线两端的电路逻辑值不等，则确定顶层金属覆盖功能存在异常。图1是单条金属线的逻辑完整性电路原理图，如图1所示，在金属线两端各加一反相器，若金属线的数据输出等于数据输入(Dout＝Din)，确定金属线有效连接；若金属线的数据输出与数据输入不相同，则确定金属线连接无效，芯片遭受恶意破坏，保护电路通过报警信号通知芯片控制电路，实现对芯片的保护。图2为现有的芯片逻辑完整性电路的原理图，如图2所示，逻辑完整性电路将顶层覆盖的金属线分为n组(n≥2)，每组包含有m条金属线(m≥2)。逻辑完整性电路工作时，在金属线的输入施加一定的数据，判断Din[i]是否等于Dout[i](i＝1～m)，通过比对n*m条金属线两端数据是否相等来判断芯片是否遭到攻击。基于逻辑完整性电路进行芯片顶层金属覆盖测试的方法包括以下两种：第一种是、通过逻辑完整性电路是否产生报警信号确定芯片是否功能正常；第二种是，逻辑完整性电路未产生报警信号的前提下，划断选定的若干条金属线，如果逻辑完整性电路产生了报警，确定芯片功能正常。

现有的芯片顶层金属覆盖测试方法存在以下问题：采用第一种方法进行测试时，只对逻辑完整性电路没有受到攻击情况下是否产生报警信号确定顶层金属覆盖是否完整；未对逻辑完整性电路受到攻击时是否能产生报警信号进行测试，无法实现对芯片内部的数据提供保护。第二种测试方法是在第一种测试方法的基础上通过破坏若干金属线而使芯片顶层金属覆盖出现问题，通过逻辑完整性电路产生报警确定逻辑完整性电路功能正常，第二种测试方法是破坏性测试，划断若干金属线进行的测试也不能代表芯片顶层金属覆盖一定不存在问题；另外，单个测试的结果不能代表所有芯片的测试，这种测试方法无法用于芯片的量产测试；此外，这种测试方法还存在效率低下，成本高的问题。综述，现有的方法无法确定芯片顶层金属覆盖测试有效，无法有效剔除金属线连接失效的芯片。

发明内容

为了解决上述技术问题，本发明提供一种实现芯片顶层金属覆盖电路测试的方法及装置，能够在确定逻辑完整性电路功能正常情况下，对芯片顶层金属覆盖电路进行测试。

为了达到本发明目的，本发明提供了一种实现芯片顶层金属覆盖测试的方法，对顶层金属覆盖电路的所有金属线，包括：

逐次分批的选择部分金属线进行输入数据的信号翻转；

每一批次金属线完成输入数据的信号翻转时，对所有金属线的输入数据和输出数据进行比较分析；

根据所有批次的输入数据和输出数据的比较分析结果进行汇总，根据汇总结果确定芯片顶层金属覆盖电路的功能是否正常。