[发明专利]沟槽栅IGBT及沟槽栅IGBT制作方法

说明书

技术领域

本发明涉及半导体器件领域，尤其涉及一种沟槽栅IGBT及沟槽栅IGBT制作方法。

背景技术

双极型晶体管(Insulated Gate Bipolar Transistor，简称IGBT)是场控器件，它的开通和关断由栅极和发射极间的电压uGE决定，当uGE为正，且大于开启电压UGE(th)时，IGBT就可以导通；当栅极与发射极间施加反向电压或者不加信号时，IGBT就被关断。

目前，绝缘栅IGBT降低IGBT导通压降主要通过减小沟槽间距以改善沟槽栅IGBT的导通特性。然而在传统的设计中，如图1所示，传统IGBT为隔离发射极金属电极与栅电极13，需在N+发射极区域保留宽度为D的钝化层11，该钝化层11限制了发射极金属12与衬底14的接触面积大小，使得沟槽间距不能进一步缩小，无法通过减小沟槽间距以改善沟槽栅IGBT的导通特性。

发明内容

本发明提供一种沟槽栅IGBT及沟槽栅IGBT制作方法，用以解决现有技术中无法通过减小沟槽间距以改善沟槽栅IGBT导通特性的技术问题。

本发明一方面提供一种沟槽栅IGBT，包括：

衬底及位于衬底中的沟槽，沟槽上端露出衬底上表面，沟槽露出衬底上表面的部分被覆盖在衬底上表面的第一覆盖层覆盖，在相邻两个沟槽之间的衬底上设置有发射极区，发射极区及第一覆盖层均被第二覆盖层覆盖，沟槽未露出衬底的部分填满填充物，其中，第一覆盖层用于将第二覆盖层与填充物隔离。

进一步的，填充物由覆盖在沟槽内表面的二氧化硅层和覆盖在二氧化硅层表面的多晶硅组成。

进一步的，发射极区由分别与两个沟槽相接触的两个发射极子区组成。

进一步的，第一覆盖层为钝化层。

进一步的，第一覆盖层包括覆盖在衬底表面的二氧化硅层与覆盖在二氧化硅层表面的钝化层。

进一步的，第二覆盖层为发射极金属层。

本发明另一方面提供一种沟槽栅IGBT制作方法，包括：

在衬底上形成掺杂区；

在衬底和掺杂区形成沟槽，其中，沟槽贯穿掺杂区且沟槽底部位于衬底中；

在沟槽内表面生成氧化层；

在沟槽内淀积填充物，将沟槽完全填充，以形成栅电极；

对掺杂区表面及沟槽内的填充物进行刻蚀，使沟槽上部露于掺杂区外，并使沟槽内部填充物的表面与刻蚀完后的掺杂区上表面平齐；

对掺杂区表面及沟槽淀积第一覆盖层，第一覆盖层将沟槽露出掺杂区的部分完全覆盖；

在相邻两个沟槽之间的掺杂区上形成发射极区；

在第一覆盖层与发射极区上淀积发射极金属。

进一步的，在相邻两个沟槽之间的衬底上形成发射极区，具体包括：

对两个沟槽之间的第一覆盖层进行刻蚀，以露出掺杂区；

向露出的掺杂区注入第一型杂质，形成第一型杂质层，第一型杂质层与两个沟槽相接触，其中，第一型杂质应与掺杂区的掺杂类型相反；

对第一型杂质层中部进行刻蚀，以露出掺杂区，保留两个第一型杂质子层，其中，两个第一型杂质子层分别为第一型杂质层与两个沟槽相接触的部分；

向露出的掺杂区注入与第一型杂质相反的第二型杂质，形成第二型杂质层，第二型杂质层与两个第一型杂质子层均相接触。

进一步的，第一覆盖层为硼磷硅玻璃。

进一步的，填充物为多晶硅。

本发明提供的沟槽栅IGBT及沟槽栅IGBT制作方法，与现有技术相比，可在不减小发射极金属与发射极区接触面积的前提下，通过减小沟槽间距以改善沟槽栅IGBT导通特性。

附图说明

在下文中将基于实施例并参考附图来对本发明进行更详细的描述。其中：

图1为现有技术中的沟槽栅IGBT的结构示意图；

图2为根据本发明实施例一提供的沟槽栅IGBT的结构示意图；

图3为根据本发明实施例二提供的沟槽栅IGBT的结构示意图；

图4为根据本发明实施例三提供的沟槽栅IGBT制作方法的流程示意图；

图5为根据本发明实施例三提供的沟槽栅IGBT制作方法获得的第一结构示意图；

图6为根据本发明实施例三提供的沟槽栅IGBT制作方法获得的第二结构示意图；

图7为根据本发明实施例三提供的沟槽栅IGBT制作方法获得的第三结构示意图；

图8为根据本发明实施例三提供的沟槽栅IGBT制作方法获得的第四结构示意图；