[发明专利]半导体结构和CMOS晶体管的形成方法

说明书

本发明提供了一种半导体结构的形成方法和一种CMOS晶体管的形成方法。所述半导体结构的形成方法包括：提供基底以及位于所述基底上的伪栅结构，所述伪栅结构包括栅介质层、伪栅电极和侧墙；去除所述伪栅电极，形成暴露出所述栅介质层的凹槽；形成栅电极材料层，所述栅电极材料层填充满所述凹槽并覆盖所述基底的表面；采用化学机械研磨工艺去除所述凹槽外的栅电极材料层，剩余在所述凹槽内的栅电极材料层构成栅电极层，且在所述化学机械研磨工艺去除所述凹槽外的栅电极材料层时，在所述基底的外围区域形成栅电极材料残余层；对所述基底的外围区域进行斜边刻蚀处理，去除所述栅电极材料残余层。本发明形成的半导体结构良率高。

技术领域

本发明涉及半导体技术领域，尤其涉及一种半导体结构的形成方法和一种CMOS晶体管的形成方法。

背景技术

随着MOS晶体管的尺寸进入深亚微米时代后，MOS晶体管的特征尺寸不断缩小，MOS晶体管的栅介质层的厚度也按等比例缩小的原则变得越来越薄。氧化硅层作为栅介质层已经达到其物理极限，利用高K栅介质层替代氧化硅栅介质层，可以在保持等效氧化层厚度(EOT)不变的情况下大大增加其物理厚度，从而减小了栅极漏电流。金属栅极现也已应用于MOS晶体管的制作，其可以改善与高K栅介质的兼容性，消除传统多晶硅栅极的栅耗尽及硼穿透等效应。

后栅工艺(gate-last)是一种用于制作金属栅极的技术。其先在半导体衬底上形成伪栅；在对伪栅两侧的源区和漏区进行离子注入和高温退火后，再去除所述伪栅；最后在原伪栅的位置形成金属栅极。后栅工艺形成的器件具有功耗更低，漏电更少和高频性能更稳定的优点。

但是，现有后栅工艺形成的MOS晶体管的生产良率仍有待提高。

发明内容

本发明解决的问题是现有技术后栅工艺形成的MOS晶体管的良率不高。

为解决上述问题，本发明实施例提供了一种半导体结构的形成方法，所述方法包括：提供基底以及位于所述基底上的伪栅结构，所述伪栅结构包括位于所述基底表面的栅介质层、位于所述栅介质层上的伪栅电极和位于所述栅介质层和所述伪栅电极侧壁表面的侧墙；去除所述伪栅电极，形成暴露出所述栅介质层的凹槽；形成栅电极材料层，所述栅电极材料层填充满所述凹槽并覆盖所述基底的表面；采用化学机械研磨工艺去除所述凹槽外的栅电极材料层，剩余在所述凹槽内的栅电极材料层构成栅电极层，且在所述化学机械研磨工艺去除所述凹槽外的栅电极材料层时，在所述基底的外围区域形成栅电极材料残余层；对所述基底的外围区域进行斜边刻蚀处理，去除所述栅电极材料残余层；对所述栅电极层进行退火。

可选地，所述基底的外围区域指从所述基底的边沿起向中心方向宽度为0.5cm～2cm的环形区域。

可选地，所述斜边刻蚀处理采用斜边刻蚀机执行，所述斜边刻蚀机采用等离子体隔断区域环控制刻蚀范围，使得所述斜边刻蚀处理仅刻蚀所述基底的外围区域。

可选地，所述栅电极材料层包括功函数材料层和位于所述功函数材料层上的栅极金属材料层。

可选地，所述功函数材料层的材料包括TiN、TiC和TaAl中的一种或多种，所述栅极金属材料层的材料包括Al、Cu、W、Ti、Ta、Co、TaN、NiSi、CoSi、TiN、TiAl和TaSiN中的一种或多种。

可选地，所述斜边刻蚀处理包括：对栅极金属材料的斜边刻蚀和对功函数材料的斜边刻蚀。

可选地，所述斜边刻蚀还包括对氧化物材料的斜边刻蚀。