[发明专利]三维半导体器件及其制造方法

权利要求书

1.一种三维半导体器件，包括多个存储单元，多个存储单元的每一个包括：

沟道层，沿垂直于衬底表面的方向分布；

底部栅极导电层，位于第一绝缘层堆叠中，分布在沟道层的侧壁上；

浮栅层，位于第一绝缘层堆叠之上，分布在沟道层的侧壁上；

多个第二绝缘层与多个栅极导电层，位于浮栅层之上，沿着沟道层的侧壁交替层叠；

栅极介质层，分布在沟道层的侧壁上；

漏极，位于沟道层的顶部；以及

源极，位于多个存储单元的相邻两个存储单元之间的衬底中。

2.如权利要求1所述的三维半导体器件，其中，每个存储单元进一步包括外延沟道层，位于沟道层下方第一绝缘层堆叠之间。

3.如权利要求2所述的三维半导体器件，其中，外延沟道层顶部等于或高于浮栅层底部，并且低于浮栅层顶部。

4.如权利要求1所述的三维半导体器件，其中，浮栅层与底部栅极导电层侧壁齐平，或者相对于沟道层外推。

5.如权利要求1所述的三维半导体器件，其中，沟道层平行于衬底表面的截面形状包括选自矩形、菱形、圆形、半圆形、椭圆形、三角形、五边形、五角形、六边形、八边形及其组合的几何形状，以及包括选自所述几何形状演化得到的实心几何图形、空心环状几何图形、或者空心环状外围层与绝缘层中心的组合图形。

6.如权利要求1所述的三维半导体器件，其中，栅极介质层进一步包括隧穿层、存储层、阻挡层。

7.如权利要求1所述的三维半导体器件，其中，沟道层包括第一沟道层、第二沟道层、沟道填充层。

8.如权利要求7所述的三维半导体器件，其中，第一沟道层和/或第二沟道层材料选自V族单质、V族化合物、III-V族化合物、II-VI族化合物半导体。

9.如权利要求8所述的三维半导体器件，其中，所述第一沟道层和/或第二沟道层材料选自单晶Si、非晶Si、多晶Si、微晶Si、单晶Ge、SiGe、Si:C、SiGe:C、SiGe:H、GeSn、InSn、InN、InP、GaN、GaP、GaSn、GaAs的任一种或其组合。

10.如权利要求7所述的三维半导体器件，其中，所述沟道填充层材料为空气或氧化物、氮化物。

11.如权利要求1所述的三维半导体器件，其中，所述栅极介质层包括高k材料。

12.如权利要求1所述的三维半导体器件，其中，所述底部栅极导电层或栅极导电层材质为多晶硅、金属、金属氮化物、金属硅化物的任一种或其组合。

13.一种三维半导体器件制造方法，包括步骤：

在存储单元区的衬底上依次形成第一绝缘层堆叠、浮栅层、第二绝缘层堆叠，其中第二绝缘层堆叠包括多个交替的第一材料层与第二材料层；

刻蚀形成多个深孔，直至暴露衬底；

在深孔侧壁和底部上形成栅极介质层和沟道层；

填充沟道层顶部形成漏极；

选择性刻蚀去除第二材料层，留下多个横向的凹槽以及暴露衬底的开口；

在多个凹槽中形成栅极导电层；

在开口底部的衬底中形成源极。

14.如权利要求13所述的三维半导体器件制造方法，其中，刻蚀形成多个深孔之后进一步包括，在衬底上外延生长外延沟道层，外延沟道层顶部等于或高于浮栅层底部，并且低于浮栅层顶部。

15.如权利要求13所述的三维半导体器件制造方法，其中，刻蚀形成多个深孔之后进一步包括，横向刻蚀浮栅层，形成从沟道层外推的凹陷。

16.如权利要求13所述的三维半导体器件制造方法，其中，选择性刻蚀去除第二材料层的同时还至少部分地去除了第一绝缘层堆叠的中间层而留下横向凹陷，并且在后续形成栅极导电层的同时在横向凹陷中形成底部栅极导电层。