[发明专利]CDR电路和半导体装置

说明书

公开了CDR电路和半导体装置。即使由于温度变化等而在CDR电路的振荡电路产生不期望的频率变动，也不重新进行使用输入数据样式的频率牵引动作，使得能够进行振荡时钟信号相对于输入数据的同步化。在CDR电路设置在利用相位同步环路电路的对于通过频率同步环路电路完成频率牵引后的频率完成相位牵引之后或者在相位牵引动作中具有小的环路增益而更新牵引完成的振荡频率的电路。由于具有小的环路增益来更新完成了牵引的振荡频率，因此成为能够即使在相位牵引动作中也在没有相位同步环路不期望地进行振荡的情况下对频率同步环路电路中的振荡电路的频率变动进行校正。

技术领域

本发明涉及具备根据在数据列嵌入有时钟信号的数据来再生时钟信号的功能的时钟/数据/恢复(CDR)电路，例如涉及适用于使用了CDR电路的数据输入接口电路而有效的技术。

背景技术

近年来，由于被使用于智能手机、平板终端的显示器的高细致化，发送设备与接收设备间的接口的高速化正在发展。以往，发送设备将时钟与数据一同送出、接收设备按照该时钟取入数据的源同步方式被使用得多。但是，在源同步方式中，时钟与数据间的偏移成为对高速化的妨碍，最近开始使用将时钟嵌入于数据来进行发送的所谓嵌入时钟方式。

嵌入时钟方式的接收需要作为把时钟和数据分离的功能的CDR(Clock DataRecovery：时钟数据恢复)电路，该CDR电路的性能对被嵌入有该CDR电路的设备及进一步地设备的应用系统整体的性能带来大的影响。

作为关于CDR电路进行了记载的文献的例子，有专利文献1。在专利文献1中，生成用于从被串行传输的数据信号抽出数据的时钟信号并进行输出的时钟/数据/恢复电路具有用于使用规定的基准时钟信号来使时钟信号锁定于期望的频率的频率同步环路以及用于在时钟信号的频率锁定状态下使时钟信号与数据信号相位同步的相位同步环路。在频率同步环路的动作中进行参照时钟信号与所生成的时钟信号的频率比较，锁定与该比较结果相应的频率的时钟信号频率，频率锁定的时钟信号的相位通过使相位同步环路进行动作而与输入数据的相位同步化。

在如专利文献1那样提供参照时钟并使用该参照时钟进行频率牵引(频率锁定)的情况下，在不要求长时间的连续接收的情况下，在频率锁定后将振荡电路的设定固定。但是，在需要长时间的连续接收的情况下，还存在即使在频率锁定后也以参照时钟继续维持锁定状态的情况。

CDR之中也有不提供参照时钟的CDR。在该情况下，在接收设备侧使时钟信号在初期进行自振荡以检测输入数据的边缘，由此对输入数据的频率进行上述时钟信号的配合，锁定频率。频率锁定后将振荡电路的设定固定。在锁定振荡频率之后，成为使用相位同步环路修正微小的相位的定时误差。

现有技术文献。

专利文献。

专利文献1：特开2012-44446号公报。

发明内容

发明要解决的课题

本发明人关于CDR电路进行了以下研究。在CDR电路中可知，在根据发送数据再生时钟信号，按该时钟信号接收数据的情况下，如果是短时间的数据接收，则按不使用参照时钟而进行频率锁定来进行数据接收的方法没有问题，但是在进行长时间连续接收的情况下，由于温度变化、电源电压的变动，振荡电路的振荡频率变动，产生频率锁定偏离的可能性、即在相位校正中变得不能使时钟信号与接收数据同步的风险，存在变得不能进行接收数据的再生的可能性。

在这样的情况下，成为向发送设备发出频率的再锁定请求(频率牵引的再请求)并暂时停止数据发送，在该期间重新进行频率锁定。然而，如果为了重新进行频率牵引动作而暂时停止数据发送，则导致数据传输效率下降。

本发明的目的在于即使由于温度变化等而在CDR电路的振荡电路产生不期望的频率变动，也不重新进行使用输入数据样式的频率牵引动作，使得能够进行振荡时钟信号相对于输入数据的同步化。