[发明专利]光掩模及其制造方法有效

申请号：	201510249444.3	申请日：	2015-05-15
公开（公告）号：	CN105097455B	公开（公告）日：	2018-04-20
发明（设计）人：	薛文章;陈嘉仁;连大成;李信昌	申请（专利权）人：	台湾积体电路制造股份有限公司
主分类号：	H01L21/033	分类号：	H01L21/033
代理公司：	北京德恒律治知识产权代理有限公司11409	代理人：	章社杲,李伟
地址：	中国台***	国省代码：	台湾;71
权利要求书：	查看更多	说明书：	查看更多
摘要：
搜索关键词：	光掩模及其制造方法
钻瓜网技术展会专利词库专利权人专利榜在售专利公布日期热门专利

【说明书】：

技术领域

本发明总体涉及光刻技术，更具体地，涉及光掩模及其制造方法。

背景技术

在集成电路(IC)制造技术中，光刻工艺是用于在诸如半导体晶圆的衬底上形成所选择的电路图案的重要技术。在制造更小且更复杂的半导体器件的电路的过程中，随着IC集成度的增大，相应地需要先进的光刻技术以产生更小的临界尺寸(CD)和精细的图案。

在先进的光刻技术中，不同的光掩模(也称为掩模或光罩(photomask))用于多种光刻工艺的需要。例如，二元强度掩模(binary intensity mask)(BIM)由于其极简单的结构(具有透明部分和完全不透明部分)而具有良好的性能并且价格合算。另外，相移掩模(PSM)具有相对不透明的部分，因此已用于克服光衍射相关的问题，以及用于提高光刻曝光分辨率。此外，无铬相移掩模(CPM)不具有不透明部分，因此通过结合相移光与非相移光来减小衍射影响，以出现相长干涉和相消干涉，并且由此提高光学系统的投影图像的分辨率和焦深。因此，每一种光掩模都具有自身的结构并且在不同的应用范围中具有各自的优势。

因为对光刻工艺的要求不断提高，所以形成更小的CD和精细图案变得更具挑战性。因此，光刻工艺中所使用的光掩模必须变得更加精密，以克服不同的应用范围中的多种困难。因此，不断寻求对光掩模及其制造方法的改进。

发明内容

根据本发明的一个方面，提供了一种方法，包括：接收衬底，衬底具有位于衬底上的第一衰减层、位于第一衰减层上的第二衰减层和位于第二衰减层上的第三衰减层；形成第一光刻胶层，光刻胶层具有位于第三衰减层上的第一图案；执行第一蚀刻，以图案化第三衰减层和第二衰减层，其中，第一蚀刻停止在第一衰减层处并且暴露第一衰减层的一部分；去除第一光刻胶层；形成第二光刻胶层，第二光刻胶层具有暴露第三衰减层的一部分的第二图案；执行第二蚀刻，以去除第一衰减层的一部分和第三衰减层的一部分；以及去除第二光刻胶层。

优选地，该方法还包括：形成第三光刻胶层，第三光刻胶层具有暴露第二衰减层的一部分和衬底的一部分的第三图案；执行第三蚀刻，以去除第二衰减层的一部分和衬底的一部分，其中，当去除第二衰减层的一部分时，暴露第一衰减层的一部分，并且形成衬底的沟槽；去除第一衰减层的暴露部分；以及去除第三光刻胶层。

优选地，在去除第二光刻胶层之前，还包括：执行第三蚀刻以去除第二衰减层的一部分并且在衬底上形成沟槽，其中，第三蚀刻停止在第一衰减层处并且暴露第一衰减层的另一部分；以及去除第一衰减层的另一部分。

优选地，衬底是透明的并且包括石英、硅、碳化硅、氧化硅-氧化钛合金或它们的组合。

优选地，第一衰减层和第三衰减层包括铬。

优选地，第一衰减层包括氧化铬、氮化铬、氮氧化铬或它们的组合。

优选地，第一衰减层的膜厚度在约3nm至约80nm的范围内，而第三衰减层的膜厚度在约3nm至约50nm的范围内。

优选地，第二衰减层包括硅化钼(MoSi)。

优选地，第二衰减层的膜厚度在约20nm至约100nm的范围内。

根据本发明的另一方面，提供了一种光掩模，包括：衬底；图案化的第一衰减层，设置在衬底上；图案化的第二衰减层，设置在图案化的第一衰减层上；以及图案化的第三衰减层，设置在图案化的第二衰减层上，

其中，图案化的第一衰减层的第一部分、图案化的第二衰减层的第一部分和图案化的第三衰减层堆叠在衬底上以作为二元强度掩模部分。

优选地，衬底具有至少一个沟槽，沟槽未被图案化的第一衰减层覆盖。

优选地，图案化的第一衰减层的第二部分和图案化的第二衰减层的第二部分堆叠在衬底上以作为衰减相移掩模部分。