[发明专利]具有厚底部屏蔽氧化物的沟槽DMOS器件的制备

说明书

本发明涉及提出了一种半导体器件的制备方法。器件的制备方法包括：在半导体层中制备；用绝缘材料填充沟槽；除去所选的部分绝缘材料，留下在沟槽底部的一部分绝缘材料；在剩余部分沟槽的一个或多个侧壁上，制备一个或多个隔片；使用一个或多个隔片作为掩膜，各向异性地刻蚀沟槽底部的绝缘材料，以便在绝缘物中形成沟槽；除去隔片；并用导电材料填充绝缘物中的沟槽。还可选择，在沟槽的侧壁和底部，形成一个氧化物‑氮化物‑氧化物(ONO)结构，并在没有被ONO结构占用的部分沟槽中，形成一个或多个导电结构。

技术领域

本发明主要涉及一种沟槽DMOS的制备方法，更确切地说，是一种带有可变厚度的栅极氧化物的沟槽DMOS的制备方法。

背景技术

DMOS(双扩散MOS)晶体管是一种MOSFET(金属氧化物半导体场效应管)，利用两个顺序扩散阶梯，校准到一个公共边上，构成晶体管的通道区。DMOS晶体管通常是高电压、高电流器件，既可以作为分立式晶体管，也可以作为功率集成电路的元件。DMOS晶体管仅用很低的正向电压降，就可以在单位面积上产生高电流。

典型的DMOS晶体管是一种叫做沟槽DMOS晶体管的器件，其中通道位于沟槽的侧壁上，栅极形成在沟槽中，沟槽从源极延伸到漏极。布满了薄氧化层的沟槽用多晶硅填充，比平面垂直DMOS晶体管结构对电流的限制还低，因此它的导通电阻较小。

必须简单地制备一种沟槽DMOS晶体管，使可变厚度栅极沟槽氧化物的巧妙地置于沟槽内部的各个部分，以便使器件的性能达到最优化。例如，最好将一个较薄的栅极氧化物，置于沟槽的上部，以便最大化通道电流。相比之下，将一个较厚的栅极氧化物置于沟槽底部，可以承载较高的栅极-至-漏极击穿电压。

美国专利号为US4941026的专利提出了一种垂直沟道半导体器件，包括一个具有可变厚度氧化物的绝缘栅极电极，但文中没有说明如何制备该器件。

美国专利号为US4914058的专利提出了一种制备DMOS的工艺，包括将氮化物布满凹槽，刻蚀内部凹槽，使侧壁穿过第一凹槽的底部延伸，通过氧化生长，将电介质材料布满内部凹槽，以增加内部凹槽侧壁上的栅极沟槽电介质的厚度。

美国专利号为2008/0310065的专利提出了一种瞬态电压抑制

(TVS)电路，具有单向阻滞以及对称的双向阻滞性能，与电磁干扰(EMI)过滤器相结合，位于第一导电类型的半导体衬底上。TVS电路与EMI过滤器相结合还包括一个沉积在表面上的接地端，用于对称的双向阻滞结构，在半导体衬底的底部，用于单向阻滞结构，输入端和输出端沉积在顶面上，至少一个稳压二极管和多个电容器沉积在半导体衬底中，通过直接电容耦合，无需中间的浮体区，以便将接地端耦合到输入和输出端上。电容器沉积在沟槽中，内衬有氧化物和氮化物。

正如原有技术所示，如果在沟槽中均匀地形成一种厚氧化物的话，使沟槽的纵横比(深度A比上宽度B)较高，这在沟槽中进行多晶硅栅极背部填充时，会遇到困难。例如，图1A-1D表示制备原有技术的单一栅极的原有技术的剖面图。正如图1A所示，沟槽106形成在半导体层102中。厚氧化物104形成在沟槽106的底部和侧壁上，增大了沟槽的纵横比A/B。多晶硅108原位沉积在沟槽106中。由于多晶硅沉积的高纵横比，如图1B所示，会形成一个锁眼110。如图1C所示，先对多晶硅108进行回刻，然后如图1D所示，对整个多晶硅108进行各向同性的高温氧化(HTO)氧化物刻蚀，仅保留一部分锁眼110。