[发明专利]多管芯细粒度集成电压调节

说明书

本发明描述了一种包括耗电器件(诸如SOC器件)的半导体器件封装件。耗电器件(120)可以包括一个或多个电流消耗元件。无源器件(100)可以耦接(110)到耗电器件。无源器件可以包括形成在半导体基板上的多个无源元件。无源元件可以在半导体基板上被布置成结构(102)的阵列。可以利用一个或多个端子(110)耦接耗电器件和无源器件。可以配置无源器件和耗电器件的耦接，使得耗电器件在功能上确定将使用无源器件元件的方式。

背景技术

技术领域

本发明涉及针对半导体器件用于电源调节的系统和方法。更具体地，本发明涉及利用无源半导体器件进行电压调节。

相关领域描述

当前的片上系统(SOC)器件正在向着更大的功能集成和功率/性能优化方向被推进。因为更大的功能集成的要求，所以越来越多地向SOC器件添加来自多种来源的多个IP块(IP块是可重新使用的逻辑单位、单元或芯片布局设计，有时它们来自不同的单方或来源)。每个个体IP块可以具有其自己独特的电源要求和电力递送挑战。例如，一个IP块可以利用与当前可用的其他供电电压不同的供电电压工作。不同的供电电压可以仅从当前供电电压稍微变化(例如，即使仅约100mV差异)，但不同的供电电压可以汲取大量电流。因为高的电流汲取以及能量效率的重要性，两个供电电压中更高一个的简单LDO(低压差)线性调节器对于低功率设计可能不是令人满意的解决方案。对功率效率的驱动和对SOC器件存在很多供电电压要求的组合可能针对SOC器件和电源管理单元(PMU)之间的连接产生相当复杂的设计。

使用单个IP块还可能在SOC器件中提供多个不同的复杂模拟功能。这些模拟功能中的一些模拟功能可能受益于更高的电压源下的操作。跨器件供应更高电压在一种特定的子部分中提供了模拟性能的改善，然而，可在总体器件操作方面导致功率效率低下。因此，直接为诸如放大器和电流源的模拟功能提供更高的供电电压(例如，独立于其他供电电压向模拟功能供应更高供电电压)可允许在共源共栅放大器、Wilson和/或其他配置中堆叠器件，这可以改善这些关键区域中的模拟性能。

复杂性增大的SOC器件的另一个问题在于，随着器件中耗电结构(例如晶体管)数量的增加，跨器件存在显著的电阻。为了为最后的耗电结构(例如，距PMU“最远”的耗电结构或经受最大电压降的最后耗电结构)维持最高的递送性能，跨SOC器件的供电电压需要尽可能高。然而，提高供电电压受到最靠近PMU的第一个耗电结构能够耐受的最高兼容电压的约束。因为供电电压上限是由最靠近耗电结构的容限设定的，所以最后耗电结构处的IR降(器件两端的电压降)变成不受补偿的损耗，这可能限制SOC器件的性能。由于电源电压降低，这个电压降随着其变成供电电压更大的百分比而变成更显著的问题。这种降低本身受到减小功率消耗的需求的驱动(例如，以减小电池消耗并增加电池寿命)。此外，性能的降低可能因为器件阈值电压(V_T)不缩放而加剧。因此，例如，电源电压10％的降低可能导致栅极速度(例如，晶体管速度)20％-30％的减慢，从而进一步加剧SOC性能上的I*R降效应。

在更低电压下提供电力供应的另一个问题是在SOC器件的所选择子块过渡到高度活动模式时需要的电流显著增大。在所选择子块的高度活动模式期间，其他子块(例如，不同的CPU或GPU)可能是空闲的或消耗显著更低的电流。这些空闲子块将理想地保持在不同电力轨上，以便充分隔离电力递送，并提供独立的DVFS(动态电压频率缩放)设置和电力降低功能。分隔电力轨意味着在所选择的子块和空闲子块之间的SOC电力递送上没有共享资源。此类资源可包括封装件上的凸块或球，以及印刷电路板上的配线和部件。对SOC器件提出此类约束可能要求封装件有显著的设计复杂性，以便提供低电感电力递送网络的扩展组。

发明内容