[实用新型]一种减小输入电容的VDMOS器件结构

说明书

技术领域

本实用新型涉及一种VDMOS器件，具体涉及一种减小输入电容的VDMOS器件结构。

背景技术

目前VDMOS器件大都采用多晶硅自对准工艺进行制造，先在生长有栅氧化膜的硅单晶片上淀积一层多晶硅，然后再在多晶硅上刻蚀出两个扩散窗口，杂质经窗口热扩散到硅单晶片内，形成源极和漏极扩散区，同时形成导电的多晶硅栅电极，其位置将自动与源电极和漏电极的位置对准，栅电极采用多晶硅做电极，多晶硅覆盖在元胞区上。由于阱区中间区域的多晶硅不影响产品的导通特性，但是会带来比较大的输入电容，导致产品的开关特性不好。

实用新型内容

本实用新型的目的在于针对上述现有技术中的缺陷，提供一种能够改善产品开关时间特性减小输入电容的VDMOS器件结构。

为了实现上述目的，本实用新型采用的技术方案为：包括N+型衬底，位于N+型衬底上的N型衬底外延层，以及位于N型衬底外延层上的元胞；N型衬底外延层的表面上包括相互平行的若干个条形源电极以及夹在条形源电极之间的栅电极；所述的栅电极栅氧化层上的多晶硅层为彼此分开的两个条形结构。

所述的两个条形结构的多晶硅层平行分布。

所述的多晶硅层上覆盖有用于隔离栅电极与源电极的钝化层。

所述的多晶硅层的宽度范围为3μm～7μm。

与现有技术相比，本实用新型挖掉了栅氧化层上的部分多晶硅，使多晶硅层成为彼此分开的两个条形结构，由于去掉了漂移区上的多晶硅，使得栅电极的面积减小，降低了输入电容，改善了产品的开关时间特性。通过试验发现，采用常规多晶硅层结构对应耐压和电流等级分别为55V/110A、200V/65A、500V/10A的VDMOS产品输入电容分别为2210pF、4400pF、4150pF，采用本实用新型结构后对应耐压和电流等级分别为100V/75A、200V/65A、500V/10A的VDMOS产品输入电容分别为820pF、1500pF、1450pF。由此可见，本实用新型对器件输入电容的改善效果明显，并且随着产品耐压的增加改善能力逐渐增强。

进一步的，本实用新型多晶硅层上覆盖有钝化层，钝化层用于隔离栅电极与源电极，同时对于改善输入电容有间接作用。

优化的，本实用新型多晶硅层的宽度范围为3μm～7μm，由于常规多晶硅层的尺寸由器件的漏源耐压大小决定，对应器件的漏源耐压从55V开始增大到700V，多晶硅层的宽度从3μm到7μm依次增大，尤其是对于高压的器件，多晶硅层的尺寸变化，对输入电容的影响更加明显。

附图说明

图1本实用新型结构的剖面示意图；

图2本实用新型结构的俯视示意图；

附图中：110.N+型衬底；120.N型衬底外延层；130.多晶硅层；140.栅电极；150.源电极；Ⅰ.第一多晶硅层；Ⅱ.第二多晶硅层。

具体实施方式

下面结合附图对本实用新型做进一步的详细说明。

参见图1、图2，本实用新型结构包括N+型衬底110，位于N+型衬底110上的N型衬底外延层120，以及位于N型外延层120上的元胞；N型外延层120的表面上包括相互平行的若干个条形源电极150以及夹在条形源电极150之间的栅电极140；栅电极140栅氧化层上的多晶硅层130包括彼此分开的第一多晶硅层Ⅰ与第二多晶硅层Ⅱ，第一多晶硅层Ⅰ与第二多晶硅层Ⅱ为平行分布的两个条形结构；多晶硅层130上还覆盖有用于隔离栅电极与源电极钝化层。

本实用新型挖掉了栅电极栅氧化层上的部分多晶硅，使多晶硅层成为彼此分开的两个条形结构，由于去掉了漂移区上的多晶硅，使得栅电极的面积减小，因而减少了寄生电容，降低了输入电容，改善了产品的开关时间特性。钝化层用于隔离多晶硅栅电极和源极金属铝电极，同时对于改善输入电容有间接作用。

表1所示为不同耐压和电流等级下，采用常规多晶硅栅结构与采用本实用新型结构的产品输入电容试验数据统计。

表1 VDMOS产品输入电容的试验数据统计表

对比表1中的数据发现，本实用新型对VDMOS产品输入电容的改善效果随着产品耐压的增加而逐渐增强，尤其是对于高压的器件，多晶硅层的尺寸变化，对输入电容的影响更加明显。

应当指出的是，对于本领域的普通技术人员来说，在不脱离本实用新型构思的前提下，还可以做出若干变形和改进，这些应当都属于本实用新型的保护范围。