[发明专利]半导体器件结构及其制备方法

说明书

技术领域

本发明涉及半导体制造技术领域，尤其涉及一种半导体器件结构及其制备方法。

背景技术

目前，在半导体器件的后道工序(Back-EndOfLine，简称BEOL)中，在形成的金属结构上制备保护层(caplayer)时，金属结构与保护层之间的界面易形成小丘缺陷(hillockissue)，例如铜金属层上制备掺碳的氮化硅层(nitridedopedcarbon，简称NDC)时，铜金属层与NDC层的界面上产生的小丘状凸起，会导致该铜金属层电子迁移失效(electromigrationfailure)，进而影响器件性能及良率。

发明内容

针对上述技术问题，虽然也可通过在金属层表面依次形成两层介质层，即先利用低温的沉积工艺在金属层制备第一介质层后，再采用高温的沉积工艺在第一介质层之上形成第二介质层，进而来以减少介质层与金属层之间小丘缺陷，但其工艺复杂，且难以控制，进而使得工艺成本较高，故本申请提供了一种半导体器件结构，包括：

半导体衬底；

介质层，设置于所述半导体衬底之上；

金属结构，嵌入设置于所述介质层中，且所述金属结构的上表面与所述介质层的上表面齐平；

保护层，覆盖所述介质层的上表面；

保护薄膜，设置于所述金属结构与所述保护之间，以隔离所述金属结构和所述保护层；

其中，所述保护薄膜的材质为锰的化合物。

上述的半导体器件结构，其中，所述锰的化合物为十羰基二锰(Decacarbonyldimanganese)和/或甲基环戊二烯基三羰基锰(Methylcyclopentadienylmanganese)等。

上述的半导体器件结构，其中，所述保护薄膜的厚度为

上述的半导体器件结构，其中，采用自加热、等离子化学气相沉积、原子层沉积或化学方法制备所述保护薄膜。

上述的半导体器件结构，其中，所述金属结构的材质为铜。

上述的半导体器件结构，其中，还包括：

底部保护层，覆盖所述半导体衬底的上表面；

层间介质层，覆盖所述底部保护层的上表面，且所述介质层覆盖所述层间介质层的上表面。

本申请还记载了一种制备半导体器件结构的方法，所述方法包括：

提供一半导体衬底；

于所述半导体衬底之上制备一介质层后，刻蚀所述介质层至所述半导体衬底的表面，以形成凹槽；

制备金属层充满所述凹槽后，平坦化所述金属层至所述介质层的上表面，以形成上表面与所述介质层齐平的金属结构；

于所述金属结构的上表面形成一保护薄膜后，沉积保护层覆盖所述介质层和所述保护薄膜的上表面；

其中，所述保护薄膜的材质为锰的化合物。

上述的制备半导体器件结构的方法，其中，所述锰的化合物为十羰基二锰和/或甲基环戊二烯基三羰基锰。

上述的制备半导体器件结构的方法，其中，所述保护薄膜的厚度为

上述的制备半导体器件结构的方法，其中，采用自加热、等离子化学气相沉积、原子层沉积或化学方法制备所述保护薄膜。

上述的制备半导体器件结构的方法，其中，所述金属结构的材质为铜。

综上所述，由于采用了上述技术方案，本专利申请记载了一种半导体器件结构及其制备方法，可应用于制造半导体器件的后道工序中，基于传统工艺的基础上制备设置有金属结构的半导体器件，于金属结构制备步骤完成后，先于该金属结构的上表面制备一材质为锰的化合物的保护薄膜，再于该金属结构上制备保护层，即通过在金属结构与保护层之间设置含锰的保护薄膜，能够有效的降低金属结构与介质层之间出现的小丘缺陷，进而提高金属结构的电子迁移性能及产品的良率。

附图说明

图1～3是本申请实施例一中制备半导体器件结构的方法的流程结构示意图；

图4是本申请实施例二中半导体器件结构的结构示意图。

具体实施方式

本申请一种半导体器件结构及其制备方法，可应用于基于传统的BEOL工艺制备的包括有金属结构的半导体器件中，以有效的降低金属结构与介质层之间的界面出现小丘缺陷的风险，提高金属结构的电子迁移性能。

下面结合附图对本发明的具体实施方式作进一步的说明:

实施例一

图1～3是本申请实施例一中制备半导体器件结构的方法的流程结构示意图；如图1～3所示，本实施例可基于传统半导体器件制备的后道工艺，具体的：