[发明专利]一种平面双结型稳压二极管芯片及其生产工艺

说明书

技术领域

本发明涉及电子器件制造领域，更具体地说，涉及一种平面双结型稳压二极管芯片及其生产工艺。

背景技术

真空管的替代产品，稳压(齐纳)二极管自50年代起作为电压参考点被广泛地应用在各类电压调制线路中，器件的击穿电压级别应需要从几伏到上百伏。齐纳二级管的重要特性是在反向电压下可以阻断电流，直到反向施压达到器件的阀值或击穿电压，当把齐纳二极管并联于负载的时候，反向偏压的齐纳二级管会钳制负载两端的的电压为本管的击穿电压。齐纳二级管通常被用作电压参考点或者瞬间电压抑制器。但被用作电压参考点时，高精度的击穿电压对于某些电路设计是非常重要的参数要求。通常，齐纳二极管产品都会指定击穿电压误差的正负百分比，高精度的产品会设定击穿电压误差为小于±1％、±2％或±5％。

现有公开专利：稳压二极管，发明申请公布号：CN85101319，发明申请公布日：1987年01月10日公开了目前通用的稳压齐纳二极管是使用各类电阻率的衬底硅晶圆，或者是生长于高掺杂衬底上的外延晶圆，并通过单次掺杂(固/气态源，纸源，及离子注入等方式)及扩散过程来制备，但由于材料制作方法的内在原因，通常的衬底晶圆或者外延晶圆，批次和批次之间，同批次不同晶圆之间，甚至同一晶圆不同区域都存在掺杂或电阻率的差异。这个差异的幅度依不同的材料制备方法会在一定范围内变化，甚至达到较高的水平。通过单次掺杂及扩散方法所制备的稳压齐纳二极管的击穿电压很大程度上依赖于基底材料的电阻率并且器件制备过程本身也会带来击穿电压的误差。材料电阻率误差和器件制备所引入的误差叠加会导致制成后的器件具有较大的电压离散性(大于±5％甚至大于±10％)，影响到器件的电压精度及降低成品率。另外，使用单次掺杂及扩散工艺的稳压齐纳二极管，针对不同的电压等级，需要使用不同电阻率的晶圆。对于包含一定电压范围系列产品，需要采购多个电阻率类别的晶圆，相应地提高了生产成本。

针对平面稳压齐纳二级管，另一个传统单次掺杂及扩散工艺所带来的问题是，P/N结的物理边缘的击穿差异会影响到器件的击穿行为。P/N结的雪崩击穿和结边缘的电场分布有着紧密联系，结边缘附近的电场分布差异会在很大程度上影响器件的预击穿及较小电流下的击穿行为，所以，把P/N结的主结击穿和边缘击穿分开或隔离能够使器件本身具有稳定和统一的击穿行为。

发明内容

1.要解决的技术问题

针对现有技术中存在的因外延材料差异所引起的较高器件击穿电压误差，结边缘电场的预击穿所引起的动态电阻不稳定性的问题，本发明提供了一种平面双结型稳压二极管芯片及其生产工艺。它具有稳压精度高、漏电低、结构紧凑、有良好的老化稳定性能的优点，可以实现多电压等级稳压器件的制作，生产效率高、成本低。

2.技术方案

本发明的目的通过以下技术方案实现。

一种平面双结型稳压二极管芯片，包括芯片、正面金属层和背面金属层，所述的芯片包括衬底层、外延层、深层掺杂扩散区、表面掺杂扩散区和钝化层，所述的芯片为稳压二极管芯片；芯片截层从下向上依次为衬底层、外延层、深层掺杂扩散区、表面掺杂扩散区和钝化层。

更进一步的，所述的衬底层为N+型衬底层，所述的外延层为N-型外延层，对应的深层掺杂扩散区和表面掺杂扩散区分别为N+型深层掺杂扩散区、P+型表面掺杂扩散区。

更进一步的，所述的衬底层为P+型衬底层，所述的外延层为P-型外延层，对应的深层掺杂扩散区和表面掺杂扩散区分别为P+深层掺杂扩散区、N+型表面掺杂扩散区。

更进一步的，所述的外延层厚度为5μm-30μm，外延电阻率在0.50ohm.cm至10.0ohm.cm。

更进一步的，所述的钝化层为二氧化硅钝化层。

一种平面双结型稳压二极管芯片生产工艺，其步骤如下：

1)清洗：对硅片进行批号编制，打标号，后用去离子水冲洗硅片表面或者用机器在硅片表面刷水，去除打标号时在硅片表面落下的灰尘，然后将硅片放入烘箱中烘干；

2)初始场氧化：将烘干后的硅片送入900～1100℃的氧化炉中，生长一层氧化层；

3)第一次光刻：将步骤2氧化后的硅片经过涂胶、曝光、显影、刻蚀工序，留下光刻图形，并将硅片浸入到SPM溶液中10分钟，光刻胶去除；

4)深层掺杂：用磷或硼离子注入到硅片表面，进行掺杂；