[发明专利]埋入式导电配线的制作方法有效
| 申请号： | 201410503152.3 | 申请日： | 2014-09-25 |
| 公开（公告）号： | CN105514019B | 公开（公告）日： | 2017-12-08 |
| 发明（设计）人： | 张启民 | 申请（专利权）人： | 欣兴电子股份有限公司 |
| 主分类号： | H01L21/70 | 分类号： | H01L21/70 |
| 代理公司： | 北京中誉威圣知识产权代理有限公司11279 | 代理人： | 王正茂,丛芳 |
| 地址： | 中国*** | 国省代码： | 台湾;71 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 埋入 导电 制作方法 | ||
1.一种埋入式导电配线的制作方法，其特征在于，包括：
提供一基板；
将所述基板进行图案化处理，以于所述基板的上表面形成一第一凹槽区域；
于所述基板的上表面形成一导电层，其中，所述导电层包括一导电图案，所述导电图案至少填入所述第一凹槽区域内，所述导电图案在厚度方向上凸出于所述基板的上表面，所述导电图案的侧壁形成一第二凹槽区域，且所述第二凹槽区域内具有所述导电层的部分厚度；
于所述导电层上形成一第一牺牲图案，其中，所述第一牺牲图案至少填入所述第二凹槽区域内，所述第一牺牲图案在厚度方向上凸出于所述导电图案的上表面，所述第一牺牲图案的侧壁形成一第三凹槽区域，且所述第三凹槽区域暴露一部分的所述导电图案；
将所述导电层进行电镀处理，使所述第三凹槽区域所暴露的所述导电图案增厚；
移除所述第一牺牲图案；以及
移除所述第二凹槽区域内的所述导电层。
2.根据权利要求1所述的埋入式导电配线的制作方法，其中，于所述基板的上表面形成所述导电层的步骤中，更进一步包括：
整面性地形成一初始导电层于所述基板的上表面，其中，所述初始导电层填满所述第一凹槽区域；以及
将所述初始导电层进行图案化处理。
3.根据权利要求2所述的埋入式导电配线的制作方法，其中，将所述初始导电层进行图案化处理的步骤中，更进一步包括：
形成一第二牺牲图案于所述初始导电层上；
通过所述第二牺牲图案蚀刻所述初始导电层；以及
移除所述第二牺牲图案。
4.根据权利要求2所述的埋入式导电配线的制作方法，其中，将所述初始导电层进行图案化处理的步骤中，更进一步包括：以激光烧蚀所述初始导电层。
5.根据权利要求1所述的埋入式导电配线的制作方法，其中，将所述导电层进行电镀处理的步骤之后及移除所述第一牺牲图案的步骤之前，更进一步包括：于所述导电层上形成一蚀刻阻挡层。
6.根据权利要求5所述的埋入式导电配线的制作方法，其中，移除所述第二凹槽区域内的所述导电层的步骤之后，更进一步包括：移除所述蚀刻阻挡层。
7.根据权利要求1所述的埋入式导电配线的制作方法，其中，所述导电图案是增厚至所述第一牺牲图案在厚度方向上的高度。
8.根据权利要求1所述的埋入式导电配线的制作方法，其中，所述第一凹槽区域的侧壁紧邻所述导电图案的侧壁。
9.根据权利要求1所述的埋入式导电配线的制作方法，其中，所述导电图案的侧壁与所述第一牺牲图案的侧壁部分切齐。
10.根据权利要求1所述的埋入式导电配线的制作方法，其中，所述形成导电层的方法包括印刷导电膏。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于欣兴电子股份有限公司，未经欣兴电子股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201410503152.3/1.html，转载请声明来源钻瓜专利网。
- 上一篇：沟槽隔离结构的制作方法及半导体器件
- 下一篇：安全传输硅片的机械手及方法
- 同类专利
- 专利分类
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
