[发明专利]一种用于测试晶圆叠层结构的金属连接性的测试结构

说明书

本发明涉及一种用于测试晶圆叠层结构的金属连接性的测试结构。所述晶圆叠层结构包括底部晶圆201和位于所述底部晶圆的上方并与所述底部晶圆接合为一体的顶部晶圆202；所述测试结构包括贯穿所述顶部晶圆202的多个第一垂直互连件、位于所述顶部晶圆202的上表面一侧的多个第一横向互连件、以及位于所述底部晶圆的上表面一侧的多个第二横向互连件，其中，所述第一横向互连件与所述第二横向互连件在横向上交替设置，所述第一横向互连件在顶部将相邻的两个所述第一垂直互连件电连接，所述第二横向互连件在底部将相邻的两个所述第一垂直互连件电连接。本发明的优点在于：所述检测结构能够量化整个回路界面的连接稳定度。

技术领域

本发明涉及半导体领域，具体地，本发明涉及一种用于测试晶圆叠层结构的金属连接性的测试结构以及一种用于测试晶圆叠层结构中连接界面的电迁移和可靠性的检测结构。

背景技术

在电子消费领域，多功能设备越来越受到消费者的喜爱，相比于功能简单的设备，多功能设备制作过程将更加复杂，比如需要在电路版上集成多个不同功能的芯片，因而出现了3D集成电路(integrated circuit，IC)技术，3D集成电路(integrated circuit，IC)被定义为一种系统级集成结构，将多个芯片在垂直平面方向堆叠，从而节省空间，各个芯片的边缘部分可以根据需要引出多个引脚，根据需要利用这些引脚，将需要互相连接的芯片通过金属线互联，但是上述方式仍然存在很多不足，比如堆叠芯片数量较多，而且芯片之间的连接关系比较复杂，会需要利用多条金属线，最终的布线方式比较混乱，而且也会导致体积增加。

因此，目前在所述3D集成电路(integrated circuit，IC)技术中大都采用硅通孔(Through Silicon Via，TSV)，硅通孔是一种穿透硅晶圆或芯片的垂直互连，TSV的制备方法可以在硅晶圆上以蚀刻或雷射方式钻孔(via)，再以导电材料如铜、多晶硅、钨等物质填满，从而实现不同硅片之间的互联。

在MEMS产品中，经常使用到晶圆接合(wafer bonding)的工艺，在该工艺中通常也会引入硅通孔TSV的技术，由此带给晶圆叠层(stack wafer)一个新的挑战，即各个界面之间的连接性问题，所述晶圆叠层(stack wafer)之间的连接失效，将直接导致器件良率降低。

此外，在长时间工作状态下，半导体器件有时突然失效，通过检测发现重布线层(RDL)与硅通孔TSV的连接处发生了电迁移(EM)现象，导致电路连接失效。

目前3D晶圆叠层(stack wafer)的半导体器件面临多个连接界面 (Interface)的可靠性问题，目前检测方法大都是在器件失效后，通过缺陷点分析(Hot Spot)，切片等方式找出失效的界面，但是所述方法耗费大量的时间。

目前使用的独立的测试结构(Testkey)，只能通过单一的方式来测试每一个界面的EM现象，无法反映出组合在一起的整体情况；或者只能监控(monitor)一部分结构，无法测试整个连接系统。

因此需要对目前所述测试结构做进一步的改进，以便消除上述问题。

发明内容

在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。

本发明为了克服目前存在问题，一种用于测试晶圆叠层结构的金属连接性的测试结构，其特征在于，

所述晶圆叠层结构包括底部晶圆201和位于所述底部晶圆的上方并与所述底部晶圆接合为一体的顶部晶圆202；