[发明专利]IGBT芯片及其制备方法

说明书

技术领域

本发明涉及半导体器件领域，尤其涉及一种降低功耗的IGBT芯片及其制备方法。

背景技术

绝缘栅双极晶体管(IGBT)是一种双极器件。该IGBT器件的结构如图1所示，该IGBT器件的衬底以N型半导体材料。其包括N-基区10(衬底)、位于N-基区10上方的发射极P阱11、发射极欧姆接触P+区12、N+源极区13以及位于N-基区10下方的缓冲层14和集电极区15。其中，发射极位于器件的正面，集电极区15位于器件的背面。该集电极区内的空穴载流子被称为少子。

在器件导通时，该集电极区15内的少子被发射而注入到N-基区10，形成电导调制效应，集电极区15的掺杂浓度越高，空穴注入越强(少子注入效率越大)，电导调制就越强，导通电阻越低，导通损耗越低；所以，为了降低导通损耗，需要提高少子注入效率。而当关断时，注入到N-基区10内的空穴(少子)需要被耗尽才能承受耐压，而导通时注入的空穴越多(少子注入效率越大)，耗尽所需要的时间就越长，即关断过程中的少子抽取速度越小，关断损耗就越大，因此，为了降低关断损耗，需要提高少子抽取速度，降低少子注入效率。

由此可见，导通状态下的少子注入效率与关断过程中的少子抽取速度是相互矛盾的，导通损耗和关断损耗是一种折中关系。因此，需要优化少子注入效率来提高关断速度，降低开关损耗，同时避免器件的导通损耗性能的恶化，维持器件的耐压性能。

少子注入效率与IGBT器件背面的集电极区以及缓冲层(如果有)的掺杂浓度与结深有关。如果单纯地降低集电极区的掺杂浓度或者增加缓冲层的掺杂浓度，势必会增加器件的导通损耗。目前普遍的解决方案是采用透明集电极结构，即利用非常小的集电极区结深，同时结合较高的集电极区掺杂浓度，来达到优化导通损耗与开关速度的目的。然而，这需要优化集电极区的结深与掺杂浓度，才能确定最优的结深与掺杂浓度的组合，导致IGBT器件的设计难度增加。

发明内容

有鉴于此，本发明提供了一种IGBT芯片及其制备方法，该IGBT芯片结构能够在不增加IGBT器件的设计难度的前提下，优化导通损耗和开关速度的折中关系，从而能够在不影响器件导通损耗的前提下，提高器件的开关速度。

为了达到上述发明目的，本发明采用了如下技术方案：

一种IGBT芯片，包括芯片正面和背面，所述芯片正面包括元胞区、栅极区、等位环区以及终端结构区，所述元胞区包括多个相互并联的元胞，每个元胞包括发射极电极，所述芯片背面包括集电极区，在至少一个所述发射极电极下方对应的集电极区内、所述栅极区下方对应的集电极区内、所述等位环区下方对应的集电极区内和/或所述终端结构区下方对应的集电极区内设置有局部少子注入效率控制区；所述局部少子注入效率控制区能够降低该区域内的少子注入效率。

优选地，所述局部少子注入效率控制区通过控制该区域内的掺杂离子的掺杂浓度或导电类型降低该区域内的少子注入效率。

优选地，所述局部少子注入效率控制区的导电类型与所述集电极区的导电类型相同，所述局部少子注入效率控制区的掺杂浓度小于所述集电极区的掺杂浓度；

或者，

所述局部少子注入效率控制区的导电类型与衬底的导电类型相同，所述局部少子注入效率控制区的掺杂浓度大于或等于衬底的掺杂浓度。

优选地，所述局部少子注入效率控制区通过控制该区域内的少子寿命降低该区域内的少子注入效率。

优选地，所述局部少子注入效率控制区内设置有缺陷和陷阱，所述缺陷或陷阱能够缩短所述局部少子注入效率控制区的少子寿命。

优选地，在所述芯片正面设置有发射极电极开口，所述发射极电极设置在所述发射极电极开口内，当在所述发射极电极下方对应的集电极区内设置有所述局部少子注入效率控制区时，所述局部少子注入效率控制区的形状为圆形或多边形，所述局部少子注入效率控制区的大小不大于所述发射极电极开口的大小。

优选地，当在所述栅极区下方对应的集电极区内设置有局部少子注入效率控制区时，所述局部少子注入效率控制区的形状与所述栅极区的形状构成相似图形，并且所述局部少子注入效率控制区的大小不大于所述栅极区的大小。

优选地，当在所述等位环区下方对应的集电极区内设置有局部少子注入效率控制区时，所述局部少子注入效率控制区的内边缘不超出所述等位环区的内边缘。

优选地，所述栅极区包括主栅极区和汇流条，所述汇流条与所述主栅极区连接。

优选地，所述汇流条包括至少一根第一汇流条和至少一根第二汇流条，所述第一汇流条与所述主栅极区直接连接，所述第二汇流条与所述第一汇流条连接。