[发明专利]一种具有自隔离的半导体结构

说明书

技术领域

本发明半导体功率器件技术领域，涉及一种高压半导体结构，具体为一种具有自隔离的半导体结构。

背景技术

近年来，随着功率器件开始广泛应用于开关电源领域，人们对它的研究也越来越深入。智能功率集成电路(Smart Power IC)就是指控制芯片部分和功率器件集成在一起。其核心在于功率器件在芯片工作条件下的自保护功能，称为智能功率器件。与此同时，在开关电源领域，为了提高功率集成电路的效率，人们开始研究将系统的启动部分也集成在芯片里。事实上，电源管理芯片中启动功能的集成，不仅减小了芯片待机损耗，而且减少了系统外围元器件的数目，从而降低成本。

传统的智能功率器件，即将高压器件与低压控制芯片集成，从而实现启动功能，但这会在工艺实现上带来问题。首先，高压启动器件通常是VDMOS晶体管，需要厚外延层和终端结构提供高耐压，从而增加生产成本；其次，为了保护控制芯片，高压启动器件的击穿电压必须总是大于功率开关管的击穿电压。若考虑工艺上的波动，这就要求智能功率器件的击穿电压中心值远大于功率开关管的击穿电压中心值。

为了解决这一问题，人们又提出了新颖的高压启动集成方案，即将高压启动管和功率开关管集成在一起，然后将控制芯片与功率芯片进行双岛双封装；从而相继出现了基于LDMOS(横向双扩散MOS管)工艺和基于VDMOS(纵向双扩散MOS管)工艺的智能功率芯片等。但是都存在结构复杂，增加工艺步骤，成本较高的问题

发明内容

针对现有技术中存在的问题，本发明提供一种不增加工艺难度和成本，能够保证耐压要求，实现启动管和开关管隔离的具有自隔离的半导体结构。

本发明是通过以下技术方案来实现：

一种具有自隔离的半导体结构，包括从下到上依次设置的N型掺杂半导体衬底和N型掺杂外延层；N型掺杂外延层内部设有P型填充阱区，P型填充阱区包括由内向外设置且结构相同的第一P型填充阱区、第二P型填充阱区和第三P型填充阱区；第一P型填充阱区和第三P型填充阱区的上侧分别设有P型掺杂区，P型掺杂区中设有N型重掺杂区；第一P型填充阱区以及对应的N型掺杂外延层、P型掺杂区和N型重掺杂区共同构成第二元胞区域；第二P型填充阱区以及对应的N型掺杂外延层共同构成隔离结构区域；第三P型填充阱区以及对应的N型掺杂外延层、P型掺杂区和N型重掺杂区共同构成第一元胞区域；第一元胞区域、隔离结构区域和第二元胞区域共同构成元胞区域，元胞区域外围四周设置终端耐压区域；元胞区域上方依次设有氧化层、介质层和上金属层，部分氧化层上的介质层内设置多晶硅；上金属层对应在第一元胞区域上方设置的部分构成第一源极金属电极，上金属层对应在第二元胞区域上方设置的部分构成第二源极金属电极，第一源极金属电极和第二源极金属电极之间相互断开；设置在N型掺杂半导体衬底下方的下金属层构成漏极金属电极；多晶硅对应在第一元胞区域上方设置的部分构成第一栅电极，多晶硅对应在第二元胞区域上方设置的部分构成第二栅电极；第一元胞区域与终端耐压区域构成开关管；第二元胞区域通过隔离结构区域与第一元胞区域分离，构成启动管。

优选的，氧化层对应设置在第二P型填充阱区以及与其相邻的至少一个第一P型填充阱区和至少一个第三P型填充阱区上方的部分为场氧化层，其余部分的氧化层为栅氧化层。

进一步，第一源极金属电极穿过介质层和栅氧化层对应连接在第三P型填充阱区对应的P型掺杂区上方；第二源极金属电极穿过介质层和栅氧化层对应连接在第一P型填充阱区对应的P型掺杂区上方。

进一步，第一栅电极中的部分多晶硅设置在场氧化层和栅氧化层的交界区域。

优选的，半导体结构表面对应第一元胞区域分别独立设置有电连接第一栅电极的第一栅端PAD，以及电连接第一源极金属电极的第一源端PAD；对应第二元胞区域分别独立设置有电连接第二栅电极的第二栅端PAD，以及电连接第二源极金属电极的第二源端PAD。

优选的，P型填充阱区和N型掺杂外延层交替排列且P型填充阱区和N型掺杂外延层之间的宽度比例和浓度比例由该半导体结构所应满足的导通电阻和耐压要求共同决定。

优选的，P型填充阱区采用深槽腐蚀和硅回填工艺，表面平坦化处理后形成。

与现有技术相比，本发明具有以下有益的技术效果：