[发明专利]布线基板及其制造方法

说明书

一种具有窄间距TSV构造的布线基板及其制造方法。绝缘部(5)由填充在半导体基板(1)的厚度方向上所形成的槽或孔的内部(121)的绝缘物构成。柱状导体(311～316)被填充在以窄间距(d1、d2)配置在绝缘部(5)的面内且在厚度方向上延伸的槽或孔的内部。

技术领域

本发明涉及适用了TSV(Through-Silicon-Via)技术的布线基板及其制造方法。更具体地说，涉及适用了窄间距TSV形成技术的布线基板及其制造方法。

背景技术

在适用TSV(Through-Silicon-Via)技术来实现三维布线基板时，必须使贯通电极与硅基板电绝缘。作为电绝缘的方法，专利文献1公开了以下技术：以包围贯通电极的方式设置贯通硅基板的环状的分离槽，在分离槽的底面及侧面上直接形成硅膜，接着以填埋残留在分离槽内的间隙的方式，在硅膜上形成绝缘膜，对与分离槽的内周侧面及外周侧面分别接触的硅膜的表面进行热氧化，形成硅热氧化膜。

但是，难以形成足够厚的绝缘膜，构成贯通电极的金属成分例如Cu向硅氧化膜扩散，进一步向硅基板中扩散，存在电绝缘特性受损的情况。此外，还存在在绝缘膜上产生裂痕、绝缘功能受损的情况。

专利文献2公开了有效地解决上述问题的技术。专利文献2所公开的布线基板制造方法包括绝缘层形成工序和柱状导体形成工序。绝缘层形成工序在半导体基板的厚度方向上形成孔或槽，在孔或槽内形成绝缘层。柱状导体形成工序在由绝缘层包围的区域内形成孔或槽，在孔或槽内形成包含金属成分或合金成分的纵柱状导体。

根据专利文献2所记载的技术，可获得能够形成物理/化学强度优良的绝缘部；能够形成没有间隙、空洞、裂痕等缺陷的高可靠度的绝缘部；能够形成具有各种电特性的绝缘部等优点。

但是，专利文献2没有公开以窄间距并设多个纵柱状导体的窄间距TSV形成技术。若纵柱状导体的配置间距达到例如4μm以下，则应形成纵柱状导体的槽或孔只要产生微小的位置偏移，就容易产生接触等不良模式。专利文献2没有公开用于避免发生这种不良模式的方法。

此外，若要形成窄间距TSV，则在制造工艺中，用于支撑纵柱状导体或绝缘部的支柱的截面积减小，在制造工艺中存在引发支柱折损、位置偏移、支柱间接触等多种不良模式的危险性。专利文献2对于用于避免发生这种不良模式的方法也没有进行公开。

专利文献1：日本特开2008-251964号公报

专利文献2：日本专利第5225479号公报

发明内容

本发明的课题在于提供一种具有窄间距TSV构造的布线基板及其制造方法。

本发明的另一个课题在于提供适合于形成窄间距TSV的布线基板制造方法。

本发明的再一个课题在于提供如下布线基板制造方法：即使在用于支撑绝缘物或柱状导体的柱状体的截面积因窄间距化而减小的情况下，也能够减小引发柱状体的折损、位置偏移、柱状体间接触等多种不良模式的危险性。

为了解决上述课题中的至少一个，本发明的一种布线基板包括半导体基板、绝缘部及多个柱状导体。上述绝缘部是填充于在上述半导体基板的厚度方向上所形成的槽或孔的内部的绝缘物。上述多个柱状导体被填充在以窄间距配置在上述绝缘部的面内且在厚度方向上延伸的槽或孔的内部。

如上所述，在本发明的布线基板中，绝缘部由填充于在半导体基板的厚度方向上所形成的槽或孔的内部的绝缘物构成，因此绝缘部与由Si基板等构成的半导体基板一体化。