[发明专利]半浮栅器件及其形成方法

说明书

一种半浮栅器件及其形成方法，形成方法包括：提供衬底，衬底内具有第一阱区；在衬底内形成沟槽，沟槽的底部低于第一阱区的底部；在沟槽的侧壁和底部表面形成第一介质层；在沟槽内的第一介质层表面和衬底表面形成浮栅层，浮栅层的表面高于衬底表面，浮栅层内和第一阱区内的掺杂类型相反；刻蚀部分浮栅层，形成浮栅，浮栅包括位于沟槽内的第一结构、以及位于第一结构部分表面的第二结构，第二结构与位于沟槽一侧的部分第一阱区相接触，且第二结构暴露出位于沟槽另一侧侧壁表面的第一介质层顶部；在浮栅表面形成第二介质层，第二介质层与浮栅暴露出的第一介质层相连接；在第二介质层表面形成控制栅。所形成的半浮栅器件性能改善。

技术领域

本发明涉及半导体制造技术领域，尤其涉及一种半浮栅器件及其形成方法。

背景技术

在目前的半导体产业中，存储器件是数字电路中的一个重要组成部分，而闪存(flash memory)存储器作为一种非易失性存储器(Nonvolatile Memory，NVM)得到了快速发展。闪存的主要特点是在不加电的情况下能长期保持存储的信息，因此被广泛应用于各种急需要存储的数据不会因电源中断而消失，有需要重复读写数据的存储器。而且，闪存具有集成度高、存取速度快、易于擦除和重写等优点，因而在微机、自动化控制等多项领域得到了广泛的应用。因此，如何提升闪存的性能、并降低成本成为一个重要课题。

现有的一种闪存存储器件的存储单元包括：位于衬底表面的隧穿氧化层、位于隧穿氧化层表面的浮栅、位于浮栅表面的绝缘层、以及位于绝缘层表面的控制栅；所述存储单元的侧壁表面具有侧墙；所述存储单元和侧墙两侧的衬底内具有源区和漏区。

其中，所述浮栅中能够存储电子，通过调节浮栅中存储的电子数量，可以调节存储单元的阈值电压的大小，而阈值电压能够对应于逻辑的“0”与“1”。往浮栅中注入电子的方式有两种：隧穿(Fowler-Nordheim)和热载流子注入。这两种方式都需要利用较高的工作电压，且载流子的注入效率较低，因此存在功耗较高和速度较慢的问题。

为了进一步提高非易失性存储器的性能，提出了半浮栅(Semi-Floating Gate)器件的概念，即在漏区与隧穿氧化层之间打开一处窗口，浮栅与漏区直接接触，使得浮栅与漏区构成隧穿场效应晶体管(Tunneling Field Effect Transistor，简称TFET)，通过所述带间隧穿场效应晶体管实现对浮栅的充放电。半浮栅器件利用率带间隧穿效应，能够降低存储单元的工作电压、并且提高工作效率。

然而，现有技术所形成的半浮栅器件性能不稳定，可靠性较差。

发明内容

本发明解决的问题是提供一种半浮栅器件及其形成方法，所形成的半浮栅器件性能改善。

为解决上述问题，本发明提供一种半浮栅器件的形成方法，包括：提供衬底，所述衬底内具有第一阱区，所述第一阱区内掺杂有第一掺杂离子；在所述衬底内形成沟槽，所述沟槽的底部低于所述第一阱区的底部；在所述沟槽的侧壁和底部表面形成第一介质层；在所述沟槽内的第一介质层表面和衬底表面形成浮栅层，所述浮栅层的表面高于所述衬底表面，所述浮栅层内掺杂有第二掺杂离子，所述第二掺杂离子的导电类型与第一掺杂离子相反；刻蚀部分浮栅层，形成浮栅，所述浮栅包括位于所述沟槽内的第一介质层表面的第一结构、以及位于第一结构部分表面的第二结构，所述第二结构与位于沟槽一侧的部分第一阱区相接触，且所述第二结构暴露出位于沟槽另一侧侧壁表面的第一介质层顶部；在所述浮栅表面形成第二介质层，所述第二介质层与所述浮栅暴露出的第一介质层相连接；在所述第二介质层表面形成控制栅。

可选的，还包括：形成浮栅层之前，在所述第一介质层的表面形成牺牲层，所述牺牲层的表面低于所述衬底表面；以所述牺牲层为掩膜，刻蚀所述第一介质层，暴露出靠近衬底表面的部分沟槽的侧壁表面；在刻蚀所述第一介质层之后，去除所述牺牲层；在去除所述牺牲层之后，形成所述浮栅层。